Министерство образования Республики Беларусь Учреждение образования «Белорусский государственный университет информатики и радиоэлектроники»

Кафедра теоретических основ электротехники

Д. П. Кукин, И. Л. Свито

МОДЕЛИРОВАНИЕ ЭЛЕКТРОННЫХ УСТРОЙСТВ

Лабораторный практикум для студентов специальности 1-36 04 02 «Промышленная электроника» всех форм обучения

Минск БГУИР 2012

УДК [621.38+004.4](076.5) ББК 32.85я73+32.973.26-018.2я73 К89

Рецензент:

заведующий кафедрой информатики учреждения образования «Минский государственный высший радиотехнический колледж», кандидат технических наук, доцент Ю. А. Скудняков

Кукин, Д. П.

К89

Моделирование электронных устройств : лаб. практикум для студ. спец. 1-36 04 02 «Промышленная электроника» всех форм обуч. / Д. П. Кукин, И. Л. Свито. – Минск : БГУИР, 2012. – 53 с. : ил. ISBN 978-985-488-739-5.

Рассмотрена система сквозного автоматизированного проектирования электронных схем Orcad: Orcad Capture, Orcad Layout. Лабораторный практикум содержит описание четырех лабораторных работ, выполняемых на персональных ЭВМ при помощи программы Orcad, и краткие теоретические сведения.

> УДК [621.38+004.4](076.5) ББК 32.85я73+32.973.26-018.2я73

ISBN 978-985-488-739-5

© Кукин Д. П., Свито И. Л., 2012
 © УО «Белорусский государственный университет информатики и радиоэлектроники», 2012

Содержание

1.	Об	бщие сведения о программах OrCAD	4
2.	Об	бщая характеристика программы OrCAD Capture	5
	2.1.	Меню команд и панель инструментов	6
	2.2.	Редактор схем	8
3.	Об	бщая характеристика программы OrCAD Layout	10
	3.1.	PCB, Components	10
	3.2.	Библиотека компонентов	12
	3.3.	Подготовка данных для Layout Plus	14
		3.3.1. Подготовка данных для Layout Plus	14
		3.3.2. Forward Annotating	18
		3.3.3. Граница платы	22
	3.4.	Ручное размещение компонентов на плате	23
		3.4.1. Параметры дизайна OrCAD Layout	23
		3.4.2. Общая идеология расстановки компонентов	25
	3.5.	Разводка платы.	26
		3.5.1. Настройка параметров	26
		3.5.2. Manual Fanout	29
4.	Лаб	бораторный практикум	31
	4.1.	Лабораторная работа №1	31
	4.2.	Лабораторная работа №2	34
	4.3.	Лабораторная работа №3	37
	4.4.	Лабораторная работа №4	46

1. Общие сведения о программах OrCAD

Среда OrCAD предназначена для проектирования электронных схем, обладает большими функциональными возможностями и является сложной системой. Описать любую сложную систему также непросто. Это усложняет как процесс обучения начинающих, так и межпользовательский обмен. Количество задач, которые возникают или могут возникнуть при ее эксплуатации в режиме моделирования, очень велико. Существуют подробные и большие по объему инструкции по пользованию средой OrCAD.

Среда OrCAD является мощным универсальным современным средством сквозного проектирования электронных систем и обладает широкими возможностями. По функциональным возможностям среда разделяется на две части, обеспечивающие моделирование электронных систем и проектирование печатных плат.

Часть среды, обеспечивающая моделирование, состоит из следующих программ:

- OrCAD Capture графический редактор, предназначенный для создания моделей электрических схем из моделей элементов;
- OrCAD Capture CIS (Component Information System) выполняет те же функции, что и OrCAD Capture, однако возможности этой программы расширены за счет того, что справочная информация может находиться через Internet, при этом зарегистрированный пользователь получает доступ к информации приблизительно о 200 тысячах электронных компонентов;
- PSpice Schematics графический редактор, использовавшийся в среде Design Lab 8.0. Хронологически среда Design Lab 8.0 является предшественницей OrCAD 9.2 и имеет с ней много общего. Возможности графического ввода информации в PSpice Schematics ограничены (по сравнению с OrCAD Capture и OrCAD Capture CIS), однако этот редактор имеет удобства, связанные с редактированием кода моделей, созданием новых моделей с расширенными функциональными характеристиками. В литературных источниках по OrCAD 9.2 и Design Lab 8.0 имеется много полезных примеров, в которых приводятся коды моделей, записанные аналитически на языке PSpice;
- OrCAD PSpice программа моделирования в среде OrCAD. Эта программа создавалась как самостоятельное средство моделирования и достаточно широко применяется в различных средах моделирования;
- OrCAD Probe программа, позволяющая осуществлять обработку результатов моделирования в виде осциллограмм;
- OrCAD PSpice Model Editor программа, предназначенная для создания и редактирования математических моделей электронных элементов;
- OrCAD Stimulus Editor программа, использующаяся при создании и редактировании моделей источников сигналов;
- OrCAD PSpice Optimizer программа параметрической оптимизации режимов работы моделей методом наискорейшего спуска;

 PSpice Simulation Manager – программа, обеспечивающая очередность работы со схемами, ожидающими моделирования или находящимися в процессе моделирования. Пользователь имеет возможность приостановить текущее моделирование, запустить анализ другой схемы, а затем вернуться к первой. Возможна расстановка приоритетов в очереди.

2. Общая характеристика программы OrCAD Capture

Программа OrCAD Capture предназначена для создания проекта, часть которого может быть задана в виде принципиальной электрической схемы, а другая часть может быть описана на языке высокого уровня VHDL. Кроме того, из оболочки OrCAD Capture запускаются программы моделирования аналоговых, цифровых и смешанных аналого-цифровых устройств PSpice и параметрической оптимизации PSpice Optimizer. В программе OrCAD Capture проекты подразделяются на несколько типов.



Рис. 2.1

При создании проекта в соответствии с его типом автоматически загружаются необходимые библиотеки компонентов (позднее их перечень можно изменить вручную), при этом для всех специализированных проектов возможна передача информации в программу OrCAD Layout для создания печатных плат (ПП). На рис. 2.1 показана взаимосвязь OrCAD Capture с другими программами системы OrCAD. При создании принципиальных схем проекта необходимая информация отыскивается во встроенной базе данных, которая поставляется вместе с системой и пополняется пользователями. Причем при наличии оп-

ции Component Information Systems (CIS) официальные пользователи получают доступ через Интернет к расширенной базе данных, содержащей сведения примерно о 200 тыс. различных компонентов.

На рис. 2.2 изображен экран программы OrCAD Capture 16.3. В его верхней части расположено меню команд, а ниже – панель инструментов.



THC. 2.2

2.1. Меню команд и панель инструментов

Состав пиктограмм панели инструментов зависит от выбранного режима работы и типа текущего проекта, их состав изображен на рис. 2.3 и приведен в табл. 2.1.



Состав меню команд зависит от выбранного режима работы и типа текущего проекта.

Пиктог	раммы	панели	инстру	иментов
IIIIII	painibi	manosim	mie ip.	

Пиктограм- ма	Эквивалентная команда	Описание команды
1	2	3
	New	Создание нового документа
	Open	Открытие существующего документа
	Save	Сохранение внесенных изменений в теку- щем проекте
8	Print	Вывод твердой копии одной или более страниц текущей схемы или изображения символа компонента
*	Cut	Удаление выбранного объекта с копирова- нием в буфер обмена
D	Сору	Копирование выбранного объекта в буфер обмена
	Paste	Размещение объекта из буфера обмена
3	Undo	Отмена результата выполнения одной по- следней команды
¢	Redo	Отмена результата выполнения одной по- следней команды Undo
۲	Zoom In	Увеличение масштаба изображения
Q	Zoom Out	Уменьшение масштаба изображения
	Zoomto region	Вывод на весь экран окаймленной части изображения
	Zoomto All	Вывод на экран полного изображения страницы схемы
U?	Annotate	Назначение позиционных обозначений компонентам выбранной страницы схемы

1	2	3
1	Back Annotate	Выполнение перестановок логически эк- вивалентных секций компонентов и выво- дов в процессе обратной корректировки
2	Design Rules Check	Проверка соблюдения правил проектиро- вания DRC и правил составления элек- трических принципиальных схем ERC
	Create Netlist	Составление файла списка соединений вы- бранной страницы схемы в форматах EDIF200, SPICE, VHDL, Verilog, Layout и др.
	Cross Reference	Составление файла перекрестных ссылок
	Billof Materials	Составление отчета о проекте или выбран- ной странице
國	Snapto Grid	Привязка курсора к узлам сетки на окне редактирования схем и символов компонентов (аналог команды Options \rightarrow Preferences \rightarrow Grid Display)
50	Project manager	Загрузка менеджера проектов
	Help Topics	Вывод содержания, предметного указателя и средств поиска терминов встроенной инструкции

2.2. Редактор схем

Состав пиктограммы панели инструментов режима редактирования схем зависит от выбранного режима работы и типа текущего проекта, их состав изображен на рис. 2.4 и приведен в табл. 2.2.



Рис. 2.4

Пиктограммы панели инструментов режима редактирования схем

Пиктограмма	Эквивалентная команда	Описание команды
1	2	3
C3	Select	Режим выбора объектов
	Part	Выбор в библиотеке компонента для размещения его символа на схеме
1	Wire	Рисование электрических цепей. При нажатии кнопки SHIFT возможен ввод неортогональных цепей
abc	Net Alias	Размещение псевдонимов (дополнительных имен) цепей и шин
ι	Bus	Изображение шины (линии групповой связи)
-\$-	Junction	Нанесение точки электрического соединения двух цепей
1	Bus Entry	Нанесение отводов от шины, располо- женных под углом 45°
Man 1	Power	Размещение символов выводов источни-ков питания
*	Ground	Размещение символов выводов «земли»
	Hierarchical Block	Размещение иерархических блоков
	Hierarchical Port	Размещение портов иерархических бло- ков
	Hierarchical H Pin	Размещение выводов иерархических блоков
C.	Off-Page Connector	Размещение символов соединителей страниц
×	No Connect	Подключение к выводу компонента сим- вола отсутствия соединений
and and	Line	Рисование линии
20	Polyline	Рисование полилинии

1	2	3
3	Rectangle	Рисование прямоугольника
92	Ellipse	Рисование эллипса /окружности
2	Arc	Рисование дуги
abc	Text	Размещение одной или нескольких строк текста с указанием его размера, цвета, ориентации и шрифта

3. Общая характеристика программы OrCAD Layout

3.1. PCB, Components

PCB (Printed Circuit Board), Board, или просто печатная плата, помимо собственно основания из гетинакса или стеклотекстолита состоит из компонентов (Components).

Вот как определяется понятие компонента в справочной системе Layout: «Элемент или часть. Плата состоит из компонентов, установленных на общем основании (поверхности) и соединённых медными дорожками (проводниками)». (An element or a part. PCBs are made up of components affixed to a common surface and connected by copper tracks).

Компоненты могут быть электрическими и неэлектрическими.



Рис. 3.1

Примером электрических компонентов могут быть радиодетали, установленные на плате. Это микросхемы, резисторы, разъёмы и пр. Электрическими компонентами в некоторых случаях могут являться переходные отверстия. Крепёжные отверстия также являются компонентами, и если они выполнены с металлизацией, то могут быть электрически соединены с какой-либо цепью на плате (как правило, с корпусной «землёй»).

Примером неэлектрических компонентов могут служить те же крепёжные отверстия, если они выполнены без металлизации или просто не участвуют в разводке, любые механические элементы и элементы оформления.

Как видно, далеко не все компоненты принимают участие в электрической разводке (маршрутизации, трассировке, routing). Также не все компоненты «affixed to a common surface» находятся непосредственно на плате.

Перед вами – завершённая печатная плата (рис. 3.1).

Обратите внимание: в верхней части экрана расположена панель инструментов (рис. 3.2):





Кнопкой, на которую указывает курсор, мы будем пользоваться чаще всего. Она даёт быстрый доступ к параметрам всех элементов, составляющих наш проект. Вот её меню (рис. 3.3).



Если будет написано «Выберите Text»», это значит, что необходимо нажать на кнопку «View Spread sheet» и из раскрывшегося меню выбрать пункт «Text».

В противном случае будет написано: «Выберите Tool – Text – Select From Spread sheet...». Это значит, что надо выбрать указанный пункт через систему меню Layout Plus (рис. 3.4).



3.2. Библиотека компонентов

Запустите OrCAD Layout Plus. Откроется окно Layout Session. Теперь войдите в «*Tools* — *Library Manager*» (рис. 3.5).



Рис. 3.5

Откроется окно Layout Plus с менеджером библиотек.

Кнопка «1» в панели инструментов позволяет переключаться между Library manager и окном проекта. То же самое действие можно совершить, используя комбинацию клавиш <Ctrl-I>.

В поле «2» показаны доступные в данный момент библиотеки. При первом запуске видны только библиотеки, которые поставляются вместе с OrCAD Layout.

Если вы создали свою собственную библиотеку компонентов и хотите её использовать, воспользуйтесь кнопкой *<***Add...***>*.

Кнопка **«Remove»** позволяет убрать ненужную библиотеку из списка, однако это не значит, что библиотека также будет физически стёрта с компьютера.

В поле «З» отображаются названия доступных footprint из выбранной библиотеки.

В окне «4» мы видим изображение выбранного footprint.

В строке состояния «5» приводится дополнительная информация, из которой наиболее важной являются координаты курсора или перемещаемого объекта. Они заключены в квадратные скобки и отображаются в соответствии с *сеткой привязки* (Grid).

Войдите в «*Options* \rightarrow *System Settings*...» или нажмите \langle Ctrl-G \rangle (рис. 3.6).

Display Units	Grids	
Mils (m) Inches (in)	Visible grid [X,Y]:	50
C Microns (u) C Millimeters (mm)	Detail grid [X,Y]:	25
C Centimeters (cm)	Place grid [X,Y]:	50
Display Resolution:	Routing grid:	25
1.	Via grid:	0
ncrement: 90	Snap: 0 1	
Wa	rkspace Settings	
and a second second second		

Рис. 3.6

Нас интересуют два поля в открывшемся окне: «Display Units» и «Grids». В левом устанавливаются единицы измерения, которые будут использоваться в проекте; в правом устанавливаются сетки привязки.

Сетки привязки служат для упорядоченного размещения объектов на рабочем поле. Таким образом, все объекты располагаются не хаотично, а «по клеточкам». В OrCAD Layout «клеточки» квадратные, но, вообще говоря, сетки привязки могут иметь и прямоугольную форму и даже, если нужно, шестиугольную. К тому же для разных объектов могут быть установлены различные сетки. В Layout пять сеток:

- Visible grid сетка, которая отображается на экране в виде белых точек. Служит исключительно для удобства;
- Detail grid сетка привязки для текста и так называемых «Obstacles»;
- Place grid- сетка для размещения компонентов;
- Routing и Via grid сетки привязки для дорожек и vias соответственно.

В зависимости от инструмента, с которым мы работаем, шаг сетки показывается в панели инструментов рядом с буквой «G» (рис. 3.7).

22 L	.ayou	t Plus	(1	inna	med)					
<u>F</u> ile	Edit	⊻iew	Tool	Opt	ions	Auto	5 J	<u>M</u> ind	ЭW	Help	
20	H	\mathbb{N} \times	14	E	Ħ	\odot	Θ	P	Q	=	<u>,</u>
X	200		Y	450			G	50		1	
	Libra	ry Mai	nage	r				×		🔜 Lib	ra
-L	ibrar	ies									
D	DIP10	OT						~			
D)SUB	т					(
D	SUB	THD	ĺ.							2	
			I) 177		27					

«Х» и «Ү» – координаты курсора.

Единицы измерения, применяемые в Layout:

- английская (дюймовая) система измерений: основная используемая единица миль (m);
- метрическая система измерений: основная используемая единица миллиметры (mm).

Каждому компоненту соответствует его *footprint*. Дословный перевод слова «footprint» – отпечаток ноги, след. В нашем случае это изображение компонента и описание его посадочного места на плате. Footprint компонентов хранятся в библиотеке и содержат информацию о физических размерах компонента, его изображения; количестве, типе и размерах контактных площадок (*padstacks*); а также текст (например Reference Designator компонента).

3.3. Подготовка данных для Layout Plus

3.3.1. Подготовка данных для Layout Plus

У нас есть схема, теперь нужно установить соответствие каждого элемента принципиальной схемы его footprint из библиотеки.

Сделать это можно разными способами.

Способ #1. Определим footprint для элемента U2. Найдите его на схеме и дважды щёлкните по нему левой кнопкой мыши. Откроется окно свойств объекта (рис. 3.8).

			LG346T	×	<u>raar</u> u7	±1 ♥ 6		B 18. 8	
New Column Apply Displa	y Del	lete Property Filte	er by: < Current p	properties>		Help			
1 SCHEMATIC1 : PAGE1 : U2	Name F 101680	U2	PCB SOG.050/2	Footprint 20AVIG.420/L.500	Power Pins Visible	Primitive DEFAULT	U2	Source Library	MSP430F112
			L		iter by. IK Current p	roperties :	>		
			e	Part Reference	PCB	Footprin	t	Pow	
			ō	U2	SOG.050/2	0/WG.420	DAL.500		
							h	3	

Рис. 3.8

В поле PCB Footprint введите название footprint в точности так, как вы его определили в библиотеке.

Этот способ удобен тем, что мы видим элемент прежде, чем задаём его свойства. Однако если нужно описать свойства группы элементов, то лучше воспользоваться другим методом.



Находясь в OrCAD Capture, перейдите в окно Project Manager.

Укажите мышкой на файл дизайна, как показано на рис. 3.9, а затем войдите: «Edit – Object Properties...». Откроется Property Editor – общая таблица свойств всех элементов схемы (рис. 3.10).

Убедитесь, что в нижней части экрана выбрана вкладка Parts (рис. 3.11).

		U? \$1 🂖 E		
o) me	Graphic	Help	PCB Footprint	Implem
77	CAP POL.Normal		SM/C_0805 PLUS	
	CAP NP.Normal		SM/C_0805	
1/1	CAP NP Normal		SM/C_0805	
///	CAP POL.Normal		SM/C 0805 PLUS	

Рис. 3.10

Induction Induction <t< th=""><th>itor] * 1 1 1 1 1 1 1 1 1 1 1 1</th><th>5</th><th>66</th><th></th><th></th></t<>	itor] * 1 1 1 1 1 1 1 1 1 1 1 1	5	66		
PCB Foldmint D D Dentation Implementation Protection Sw0_0805 Sw0_0805 Sw0_0805 Protection Protection Protection Sw0_0805 Sw0_0805 Sw0_0805 Protection Protection Protection Sw0_0805 Sw0_0805 Sw0_0805 Protection Protection Protection Sw0_0805 Sw0_0805 St Protection Protection Protection Sw0_0805 St Protection Protection Protection Protection Sw0_0805 Protection Protection Protection Protection Protection Protection	Ete Property Filter by:	T < Current properties >		∓.1, ♥♡ 백월 월월 특별 2.28 년 4. ♥	
SMC_0005 SMC_0005 SMC_0005 SMR_0005 SMC_0005 SMC_0005 SMR_0005 SMR_0005 SMC_0005 SMR_0005 SMR_0005 SMC_0005 SMR_0005 SMR_005 SMC_005 SMR_005 SMR_005 SMC_005	Graphic		PCB Footprint	ID 7 mentation Implementation Path I	nplementation Type
Swo_good Swo_good Some_good Some_good Somegood	CAP POL.Normal		SM/C_0805 PLUS		<none></none>
SMC_0005 SOU SMR_0005 SOU SMR_0005 SMR_0005 SMR_005 SMR_005 SMR_005 SMR_005 SMR	CAP NP.Normal		SM/C_0805		<none></none>
SWC_0605 FLUS SWC_0605 C000E SWC_0605 SWC_0605 C000E SWC_0605 SWC_0605 C000E LED_FOUND C000E C000E LED_FOUND C000E C000E LED_FOUND C000E C000E LED_FOUND C000E C000E SWC_0605_31 C000E C000E SWC_0605_3123 SWC_060E C000E SWR_0605 C000E C000E SWR_0605 SWR_060E C000E	CAP NP Normal		SM/C_0805		<none></none>
SMC_0605 Concess <	CAP POL.Normal		SM/C_0805 PLUS		<none></none>
SMC_0005 SMC_0005 SMC_0005 LED_FOUND LED_FOUND SM0 LED_FOUND SM0_0005_21 SM0 SM0_0005_21 SM0_0005 SM0 SM0_0005 SM0_0005 SM0 SM0_0005 SM0_0005 SM0_0005	CAP NP.Normal		SM/C_0805		<none></none>
LED_FOUND 1 LED_FOUND 1 LED_FOUND 1 LED_FOUND 1 LED_FOUND 1 SMD_000521 1 SMD_0007HTM1SGMV10008 1 SMD_0007HTM1SGMV10008 1 SMD_0007HTM1SGMV10008 1 SMD_0005 1 SMD_0005 1 SMR_0005 1	CAP NP.Normal		SM/C_0805		<none></none>
LED_ROUND Tones SMD_0805_21 SMD_0805_21 SMD_0805_21 SMD_0805_21 SMD_0805_21 SMD_0805 CONN2 POL Tones CONN2 POL Tones CONN2 POL Tones SMD_0805 Tones SMR_0805 SMR_0805 SMR_0805 SMR_0805 SMR_0805 SMR_0805 SMR_0805 Tones SMR_0805 Tones SMR_0805 Tones SMR_0805 SMR_0805 SMR_0805 Tones SMR_0805 Tones SMR_0805 Tones SMR_0805 Tones SMR_0805 Tones SMR_0805 Tones	TLG123A.Normal		LED_ROUND V		<none></none>
LED_FOUND Convol SMD_066521 SmD_0666521 SMD_0666521 SmD_0666521 SMD_0666521 SmD_0666521 CONV2POL SmD_0666521 CONV2POL SmD_06665 SMR_0665 SMR_0665	TLG123A.Normal		LED_ROUND		<000e>
SM0_065_21 content TLKcody 100XHTMI SGW1 1008 content TLKcody 100XHTMI SGW1 1008 content CONN 2 POL content CONN 2 POL content CONN 2 POL content SM0_0001 content CONN 2 POL content CONN 2 content CONN 2 content CONN 2 content SM0_0005 content SM0_005 content SM0_005 content SM0_005 content	TLG123A.Normal				<none></none>
BL/CCONTORNYHIMISCAW 1008 CONN2 POL CONN2 POL CONN2 POL CONN2 POL CONN2 POL CONN2 POL CONN2 POL CONN2 POL 202222 - SMISOT23_133 202222 - SMISOT23_133 CONN2 POL 202222 - SMIR_DB05 SMIR_DB05 CONN2 POL SMIR_DB05 SMIR_DB05 CONN5 POL	1N4148.Normal		SM/D_0805_21		<00e>
CON12 POL CON12 POL CON12 POL CON12 POL CON12 CON12 CON12 CON12 2N2222 - SMISO123_123 2N2222 - SMISO123_123 SMIR_0005 SMIR_0005 SMIR_0005 PODE	CONB Normal	Ъ	KCON 100 MHTM1 SQM1100/8		<000e>
Image: state	CON2.Normal		CONN 2 POL		<000e>
1 1 <td>TLG346T.Normal</td> <td></td> <td></td> <td></td> <td><none></none></td>	TLG346T.Normal				<none></none>
Total 4000e CONN 2 CONN 2 ZN2222 - SMISOT23_123 4000e SMIR_0805 6000e	TLG346T.Normal				<none></none>
CONN 2 CONN 2 TORES 2N2222 - SMSO123_123 2N2222 - SMSO123_123 TORES SMR_0805 SMR_0805 TORES SMR_0805 TORES TORES	TLG346T.Normal				<none></none>
CONN 2 CONN 2 TODEs 2N2222 - SMSOT3 123 2NR_0805 TODEs SMR_0805 SMR_0805 TODEs	TLG346T.Normal		2		<none></none>
2N2222 - SMISOT23_123 anores SMIR_0805 SMIR_0805 SMIR_0805 anores	SPEAKER Normal		CONN 2		<none></none>
SM/R_0805 Sm/R_0805 strones CONN 2 CONN 2 strones SM/R_0805 SM/R_0805 strones	2N2222AUB.Normal		2N2222 - SM/SOT23_123		<none></none>
CONN 2 CONN 2 SMR_0805 SMR_0805	R.Normal		SM/R_0805		<none></none>
SM/R_0805 SM/R_0805 4100es SM/R_0805 SM/R_0805 4100es SM/R_0805 SM/R_0805 4100es SM/R_0805 SM/R_0805 4100es	PHOTO RESISTOR Normal		CONN 2		<none></none>
SMR_0805 SMR_0805 SMR_0805 SMR_0805 SMR_0805 SMR_0805 SMR_0805 SMR_0805 SMR_0805	R.Normal		SM/R_0805		<none></none>
SMR_0005	R.Normal		SM/R_0805		<nor< td=""></nor<>
SMR_0005 SMR_0005 SMR_0005 SMR_0005 SMR_0005	R.Normal		S0805 SM/R_0805		<none></none>
Its Áliases / I I I I I I I I I I I I I I I I I I	R.Normal		SM/R_0805		<none></none>
orts / Aliases / 1	R.Normal		SM/R_0805		<none></none>
orts Aliases / 4	R.Normal		SM/R_0805		<none></none>
	(Title Blocks (Globals (P	orts A Aliase	ss /		

Сдвиньте столбцы так, как вам более удобно. Для этого выделите нужный столбец и перетащите его мышкой в новую позицию (рис. 3.11). Например так, чтобы столбцы Graphic и PCB Footprint были рядом.

Рис. 3.11

Для того чтобы изменить какое-либо свойство группы элементов, выделите необходимые ячейки мышкой, используя клавиши <Ctrl> или <Shift>. Проделайте это для элементов C2, C3, C5, C6, а затем нажмите <Ctrl>+<E>.

	PCB Footprint		
111	SM/C_0805		
		2	
Sector Sector		.0	

Рис. 3.12

Укажите название footprint для этих конденсаторов, показано как на рис. 3.12.

Проделайте аналогичную работу для всех остальных компонентов, исключая LD1-LD4, как показано на рисунке.

Надо сказать, что Property Editor показывает вам не всё. Чтобы не загромождать экран лишними данными, для вывода информации используются фильтры.

Попробуйте самостоятельно подобрать такой фильтр, чтобы стал виден столбец «Color» (рис. 3.13), после чего измените цвет R1 и R2 на оранжевый, а SW5 – на темно-зелёный.

		ILG3461			<u> </u>
New Column Apply Display.	Delete Property	Filter by: Current	properties >	Help	
	Part Reference	Color	Graphic	PCB Footprint	Designator Fil
18 + SCHEMATIC1 : PAGE1 : Q1	Q1	Default	2N2222AUB.Normal	2N2222 - SM/SOT23_123	
19 E SCHEMATIC1 : PAGE1 : R1	R1		R.Normal	SM/R_0805	1
20 + SCHEMATIC1 : PAGE1 : R2	R2		PHOTO RESISTOR Normal	CONN 2	1
21 E SCHEMATIC1 : PAGE1 : R3	R3	Default 😽	R.Normal	SM/R_0805	
22 - SCHEMATIC1 : PAGE1 : R4	R4	Doforit	R.Normal	SM/R 0805	1

Рис. 3.13

Для того чтобы создать свой собственный фильтр, щёлкните правой кнопкой мыши по заголовку одного из столбцов, выберите «Filters – Add Filter...» (рис. 3.14) и укажите имя нового фильтра. Новый фильтр будет создан, и на экран будут выведены абсолютно все свойства.



Рис. 3.14

С помощью этого же меню выберите столбцы, которые вы хотите скрыть.

3.3.2. Forward Annotating

Мы ещё совсем не закончили работать ни со схемой, ни с Capture. Однако подготовленных данных вполне хватает, чтобы начать работать в Layout Plus. Сейчас мы попробуем запустить Layout-сессию, а затем посмотрим, как можно вносить новые данные в уже существующий дизайн.

Процесс передачи данных из OrCAD Capture в Layout называется «Forward Annotating». Он состоит из двух этапов: подготовка Netlist-а в OrCAD Capture и последующая трансляция его в Layout.

Netlist – это словесное описание принципиальной схемы. Сарture создаёт файл особого формата, понятный Layout, в котором записана вся информация о:

- компонентах, используемых в схеме;
- соединениях;
- общие сведения, такие, например, как размерность системы измерений.



Рис. 3.15

Для того чтобы создать netlist в OrCAD Capture, перейдите в окно Project Manager и нажмите кнопку на панели инструментов Create Netlist (рис. 3.15, 3.16).



В открывшемся окне выберите вкладку Layout, а в поле Options – обязательно укажите «User Properties are in inches» (рис. 3.17)!



19

Нажмите <OK>, и увидите, что в окне проекта появился новый файл clock.mnl. Это и есть файл netlist (рис. 3.18).

Netlist не будет создан, если на схеме имеются элементы с одинаковыми Reference Designator. Ошибка произойдёт и в том случае, если у одного из элементов имеются выводы с одинаковыми номерами.

Созданный файл имеет двоичный формат. Посмотреть его содержимое можно, воспользовавшись возможностями экспорта Layout.

В окне Layout Session выберите команду «File – Export – MAX ASCII Netlist». Укажите путь ко входному файлу, задайте имя выходного, и получите файл clock.asc, который можно открыть любым текстовым редактором.

Трансляция netlist в Layout Plus осуществляется утилитой AutoECO. Запустите Layout Session и выберите «File – New». Мы начинаем новую плату!

В открывшемся окне (рис. 3.19) в поле Options выбрано «AutoECO». Обратите внимание на пояснения, следующие ниже. Именно этот вариант используется, если вы только начинаете работать.



Как мы увидим дальше, утилита AutoECO используется не только во время создания новой платы, но и для всех случаев, когда нужно обновить данные из Capture в Layout, касающиеся изменения схематики.

Вариант «AutoECO» выбирается всегда, если в схеме произошли какие-то принципиальные изменения. Например, если были добавлены или удалены компоненты или изменились соединения между элементами. Соответствующие компоненты будут добавлены на печатной плате, ненужные более – удалены, а

цепи переподключены заново. При этом свойства уже существующих в Layout элементов не изменятся.

Об этом мы ещё поговорим, а сейчас в поле 2 укажите путь к файлу clock.mnl, а в поле 1 – путь к файлу _default.tch.

Файлы с расширением .tch это так называемые «Technology Templates» – технологические шаблоны. Они используются, если вы начинаете работу над новой печатной платой и содержат информацию об основных правилах построения дизайна, как то:

- количество слоёв в будущей плате;
- установки для сеток привязки;
- правила размещения компонентов;
- правила трассировки и ширина треков;
- заготовки padstacks;
- color rules, т. е. цветовые таблицы и т. д.

В некоторых случаях вместо Technology Templates в поле 1 подставляется файл с расширением .tpl. Это – файл «Board Templates» – заготовки плат. Board Templates используются для разработки серии схожих РСВ и помимо перечисленной выше информации могут содержать в себе данные о физических размерах печатной платы, предустановленные компоненты (такие, как крепёжные отверстия, коннекторы и пр.), текст и уже готовые элементы оформления.

В поле 1 подставляется уже существующая плата, если требуется произвести обновление данных.

В поле 3 задается имя результирующего файла. Layout Plus работает с файлами PCB, имеющими расширение .max. Самый первый файл обычно называется «00.max», а последующие – «01.max», «02.max» и т.д. Это позволяет не запутаться в версиях и спасает от возможных сбоев компьютера, потому что всегда даёт возможность вернуться на произвольное количество шагов назад, если вдруг выяснится, что произошла какая-либо ошибка.

Нажимаем кнопку < ApplyECO> и ждём результата (рис. 3.20).

AutoECO canı f	iot find a fo rom part na	otprint for c me TLR336	omponen T.
Please o	hoose one	of the optio	ns below
Link exi	sting footpr	int to comp	onent
Create	or modify f	ootprint libr	ary
D			

Рис. 3.20

В конце нам будет выдан отчёт, после чего Layout откроет окно дизайна, в котором будет присутствовать таблица Drill Chart, а рядом – все наши компоненты, аккуратно отсортированные по footprint и соединённые жёлтыми ниточками цепей (ratsnest) (рис. 3.21).



Рис. 3.21

Отчёт AutoECO можно просмотреть повторно. Он находится в рабочей директории в файлах с расширением .lis.

Ошибки во время трансляции записываются в файлы .err. Названия файлов совпадают с названием главного файла (файла .max).

3.3.3. Граница платы

После Forward annotating необходимо определить размеры и форму будущей печатной платы. Сделать это можно тремя способами.

Первый – загрузить заготовку платы из шаблона. Если бы у нас была такая заготовка, её следовало бы указать в поле «Шаблоны». Заготовки у нас нет, поэтому перейдём ко второму способу.

Второй способ заключается в том, чтобы, используя инструмент Obstacle Tool, нарисовать контур платы вручную. Как вы помните, мы должны использовать obstacle Board Outline, расположенную в слое Global. Рисовать можно мышкой, используя сетку привязки или последовательно вводя координаты вершин фигуры, которая образует нашу плату.

Рисовать различные фигуры вы уже умеете, поэтому рассмотрим третий способ.

Третий способ заключается в импорте чертежа РСВ, который подготовил для вас инженер-механик в программе AutoCAD или SolidWorks.

3.4. Ручное размещение компонентов на плате

3.4.1. Параметры дизайна OrCAD Layout Количество и тип используемых слоёв

С целью обучения предлагается изготовить четырёхслойную плату, причём внутренние слои будут типа PLAIN.

Определим два внутренних PLAIN-слоя, из которых один будет служить для разводки земли, а второй – для разводки питания. Причём рассмотрим, как на одном PLANE-слое возможно развести одновременно две питающие цепи.

Откройте «Layers». Должно быть определено 6 маршрутизируемых слоёв, как показано на рис. 3.22. А именно: два наружных слоя – ТОР и ВОТТОМ, два внутренних – INNER1 и INNER2, и два слоя типа Plane – GND и POWER.

Layer	Layer	Layer	Layer	Mirror
Name	Hotkey	NickName	Туре	Layer
TOP	1	TOP	Routing	BOTTOM
BOTTOM	2	BOT	Routing	тор
GND	3	GND	Plane	(None)
POWER	4	PWR	Plane	(None)
INNER1	5	IN1	Routing	(None)
INNER2	6	IN2	Routing	(None)
INNER3	7	IN3	Unused	(None)
INNER4	8	IN4	Unused	(None)
INNER5	9	IN5	Unused	(None)

Рис. 3.22

Уберите слои INNER, присвоив им «Unused» (рис. 3.23).

	Edit Layer	$\overline{\mathbf{X}}$
	2 Layer Type	layers
	C Routing Layer	C Plane Layer
	C Unused Routing	C Documentation
	Drill Layer	C Jumper Layer
	Jumpe OK	r <u>A</u> ttributes <u>H</u> elp <u>C</u> ancel
\mathbf{V}	Рис	c. 3.23

Остальные слои должны быть определены так, как это показано на рис. 3.24.

				<u> </u>
7.00		54. (c)	140 - A.	
Layer	Layer	Layer	Layer	Mirror
Name	Hotkey	NickName	Туре	Layer
INNER11	Ctrl + 5	111	Unused	(None)
INNER12	Ctrl + 6	112	Unused	(None)
SMTOP	Ctrl + 7	SMT	Doc	SMBOT
SMBOT	Ctrl + 8	SMB	Doc	SMTOP
SPTOP	Ctrl + 9	SPT	Doc	SPBOT
SPBOT	Shift + 0	SPB	Doc	SPTOP
SSTOP	Shift + 1	SST	Doc	SSBOT
SSBOT	Shift + 2	SSB	Doc	SSTOP
ASYTOP	Shift + 3	AST	Doc	ASYBOT
ASYBOT	Shift + 4	ASB	Doc	ASYTOP
DRLDWG	Shift + 5	DRD	Doc	(None)
DRILL	Shift + 6	DRL	Drill	(None)
FABDWG	Shift + 7	FAB	Unused	[None]
NOTES	Shift + 8	NOT	Unused	(None)

Рис. 3.24

Два слоя маски – SM; два слоя паяльной пасты для монтажа SMDкомпонентов – SP; два слоя Silkscreen – SS; монтажные слои – ASY; слои сверления – DRLDWG и DRILL. Таков минимальный набор слоёв, который нам может понадобиться.

Правила размещения

Следующий шаг – определение таких параметров, как минимально допустимое расстояние между дорожками и другими объектами на плате.

Войдите: «Options – Global Spacing...». Откроется таблица (рис. 3.25).

Route Spacing		-					
Layer Name	Track to Track	Track to Via	Track to Pad	Via to Via	Via to Pad	Pad to Pad	
тор	12	12	12	12	12	12	
воттом	12	12	12	12	12	12	
GND	12	12	12	12	12	12	
POWER	12	12	12	12	12	12	
INNER1	12	12	12	12	12	12	
INNER2	12	12	12	12	12	12	
INNER3	12	12	12	12	12	12	
INNER4	12	12	12	12	12	12	
INNER5	12	12	12	12	12	12	
INNER6	12	12	12	12	12	12	
INNER7	12	12	12	12	12	12	
INNER8	12	12	12	12	12	12	
INNER9	12	12	12	12	12	12	
INNER10	12	12	12	12	12	12	
INNER11	12	12	12	12	12	12	
INNER12	12	12	12	12	12	12	
DRILL	12	12	12	12	12	12	
FABDWG	12	12	12	12	12	12	
NOTES	12	12	12	12	12	12	

Рис. 3.25

Несмотря на то что команда называется «Global Spacing», имя таблицы – «Route Spacing», т. е. речь идёт только о правилах, касающихся трассировки.

В OrCAD Layout не определяются общие правила для расстояния между компонентами. Считается, что это не нужно, т. к. физические границы каждого компонента описываются obstacle Place Outline. Единственное правило, которого должны придерживаться вы и придерживается программа – это то, что obstacles Place Outline не должны перекрываться.

В таблице указываются расстояния между маршрутизируемыми объектами в каждом слое: дорожками (vias) и контактными площадками (pads). Зоны заливки медью эквивалентны дорожкам (tracks).

3.4.2. Общая идеология расстановки компонентов

Расстановка компонентов производится в следующем порядке:

– сначала устанавливаются на плату те компоненты, положение которых определено заранее. В первую очередь – элементы крепежа. Понятно, что если плата не сможет войти в корпус устройства или неправильно определены крепёжные вырезы и отверстия, то дальнейшая разводка теряет смысл. Всё равно придётся всё переделывать;

– во вторую очередь устанавливаются органы управления, если они есть, а также разъёмы, индикаторы и т. д. То есть все те элементы, которые выступают наружу из корпуса будущего устройства. Положение на РСВ всех этих компонентов, как правило, уже оговорено заранее;

– потом, исходя из расположения установленных компонентов, расставляются остальные. Начинаем с внешних разъёмов. Самые критичные – разъёмы, к которым подключаются какие-либо датчики для измерений. Во избежание искажений и наводок на измеряемый сигнал компоненты, подключённые к таким разъёмам, должны располагаться в самой непосредственной от них близости;

 далее условно, в порядке убывания важности, можно назвать высокочастотные разъёмы, разъёмы высокоскоростной связи, силовые коннекторы и т. д.;

– постепенно плата заполняется. Оставшееся место, согласно принципиальной схеме, нужно рационально распределить между функциональными блоками устройства, приблизительно определить для каждого блока его место. На этом этапе, возможно, вы увидите, что кое-какие из внешних коннекторов было бы хорошо переставить или поменять местами. Возможно, стоит настоять на своём мнении;

– после того как вы определились с компоновкой РСВ, начинайте расстановку компонентов по очереди для каждого модуля. Начните с самых крупных компонентов, хотя тут нельзя посоветовать однозначно. Установив, к примеру, большую интегральную микросхему, расположите вокруг «сопровождающие» её детали. Затем принимайтесь за следующую.

Расставляя компоненты, смотрите, как располагаются ratsnests. Располагайте компоненты так, чтобы цепи как можно меньше запутывались. Располагая компоненты слишком близко, думайте, сможете ли вы потом вывести от них дорожки, хватает ли места, чтобы можно было поставить via? Если у вас многослойная плата, не думайте, что развести её будет намного легче! Vias требуют гораздо больше пространства вокруг себя, поэтому поставить лишнюю via подчас труднее, чем провести пару дорожек.

Если плата большая, то иногда следует провести пробную разводку только что скомпонованного участка.

Располагайте компоненты как можно плотнее, даже если места достаточно. Лучше потом, если понадобится, раздвинуть их.

Расположив на плате самые критичные компоненты и компоненты, положение которых было указано заранее, можно заблокировать их командой «Lock» и попробовать использовать функцию Layout Plus Autoplacement, т. е. «Автоматическое размещение».

3.5. Разводка платы

3.5.1. Настройка параметров

На каждом новом этапе работы прежде всего мы проверяем соответствующие настройки.

<u>Первое:</u> проверим ещё раз свойства obstacle Board Outline – границы платы. Нас интересует толщина obstacle. Мы установили этот параметр – 25 милей.

Половина толщины obstacle Board Outline определяет минимальное расстояние от края платы до установленных компонентов, дорожек, слоёв Plane и зон заливки медью.

<u>Второе:</u> определим сетки трассировки и vias. Для этого вызовите окно System Settings и установите значения Routing grid иVia grid равными 6,25 милей (рис. 3.26).



Рис. 3.26

Пусть вас не беспокоит такая малая величина. Современные технологии позволяют делать печатные платы с очень высокой плотностью разводки. Во многих случаях разрешается даже совсем не определять сетку для vias.

Впрочем, возможно, стоит проконсультироваться на эту тему с технологом предприятия, где вы собираетесь заказывать свои платы.

<u>Третье:</u> необходимо задать набор vias, которые мы будем использовать.

Откройте таблицу Padstacks. В данный момент определён только один тип vias (рис. 3.27).

VIA1 – это via, используемая по умолчанию. Для нас она слишком велика: посмотрите на диаметр отверстия. Он равен 28 милей. Это около 0,7 мм!

Ещё обратите внимание на строки SMTOP и SMBOT. Via открыта от маски.

Padstack or	Pad	Pad	Pad	X	Y
Layer Name	Shape	Width	Height	Offset	Offset
VIA1					
тор	Round	50	50	0	0
BOTTOM	Round	50	50	0	0
GND	Round	75	75	0	0
POWER	Round	75	75	0	0
INNER1	Round	50	50	0	0
INNER2	Round	50	50	0	0
INNER3	Round	50	50	0	0
INNER4	Round	50	50	0	0
INNER5	Round	50	50	0	0
INNER6	Round	50	50	0	0
INNER7	Round	50	50	0	0
INNER8	Round	50	50	0	0
INNER9	Round	50	50	0	0
INNER10	Round	50	50	0	0
INNER11	Round	50	50	0	0
INNER12	Round	50	50	0	0
SMTOP	Round	55	55	0	0
SMBOT	Round	55	55	0	0
SPTOP	Undefined	0	0	0	0
SPBOT	Undefined	0	0	0	0
SSTOP	Undefined	0	0	0	0
SSBOT	Undefined	0	0	0	0
ASYTOP	Undefined	0	0	0	0
ASYBOT	Undefined	0	0	0	0
DRLDWG	Round	28	28	0	0
DRILL	Round	28	28	0	0
FABDWG	Undefined	0	0	0	0
NOTES	Undefined	0	0	0	0

Рис. 3.27

Такие переходные отверстия можно использовать как контрольные точки. К ним можно прикоснуться щупом осциллографа, а большое отверстие позволяет даже припаять тонкий проводок. Однако, если мы не собираемся впоследствии исследовать работу будущего устройства, via такого типа нам не нужны.

Padstack or	Pad	Pad	Pad	X	Y
Layer Name	Shape	Width	Height	Offset	Offset
VIA1					
TOP	Round	25	25	0	0
BOTTOM	Round	25	25	0	0
GND	Round	37	37	0	0
POWER	Round	37	37	0	0
INNER1	Round	25	25	0	0
INNER2	Round	25	25	0	0
INNER3	Round	25	25	0	0
INNER4	Round	25	25	0	0
INNER5	Round	25	25	0	0
INNER6	Round	25	25	0	0
INNER7	Round	25	25	0	0
INNER8	Round	25	25	0	0
INNER9	Round	25	25	0	0
INNER10	Round	25	25	0	0
INNER11	Round	25	25	0	0
INNER12	Round	25	25	0	0
SMTOP	Undefined	0	0	0	0
SMBOT	Undefined	0	0	0	0
SPTOP	Undefined	0	0	0	0
SPBOT	Undefined	0	0	Û	0
SSTOP	Undefined	0	0	0	0
SSBOT	Undefined	0	0	0	0
ASYTOP	Undefined	0	0	0	0
ASYBOT	Undefined	0	0	0	0
DRLDWG	Round	12	12	0	0
DRILL	Round	12	12	0	0
FABDWG	Undefined	0	0	0	0
NOTES	Undefined	0	0	0	0

Рис. 3.28

Переопределите VIA1 в соответствии с рис. 3.28.

<u>Четвёртое:</u> нужно определить правила относительных расстояний. Для этого выполните команду: <<Options —Global Spacing...>>.

С этой таблицей мы уже не раз встречались (рис. 3.29).

Layer	Track to	Track to	Track to	Via to	Via to	Pad to
Name	Track	Via	Pad	Via	Pad	Pad
тор	12	12	8	12	12	12
воттом	12	12	8	12	12	12
GND	12	12	8	12	12	12
POWER	12	12	8	12	12	12
INNER1	12	12	8	12	12	12
INNER2	12	12	8	12	12	12
INNER3	12	12	8	12	12	12
INNER4	12	12	8	12	12	12
INNER5	12	12	8	12	12	12
INNER6	12	12	8	12	12	12
INNER7	12	12	8	12	12	12
INNER8	12	12	8	12	12	12
INNER9	12	12	8	12	12	12
INNER10	12	12	8	12	12	12
INNER11	12	12	8	12	12	12
INNER12	12	12	8	12	12	12
DRILL	12	12	8	12	12	12

Изменяя значения в столбцах, можно указать минимально возможное расстояние для соседних дорожек, минимальное расстояние от дорожки до via, от дорожки до вывода компонента и т.д.

Следует помнить, что для каждой цепи мы можем установить индивидуальные параметры, используя Net Properties.

Изменяя значения в строках, можно указать правила для каждого слоя индивидуально.

3.5.2. Manual Fanout

Исправим найденные ошибки вручную, а заодно изучим простейшие приёмы ручной разводки. Для этого будем использовать инструмент Add/Edit Route Mode (рис. 3.30).



Рис. 3.30

Щёлкните мышкой по дорожке 1 (рис. 3.31) и нажмите клавишу <D>, чтобы убрать стрингер. Дорожка исчезнет. Теперь щёлкните мышкой по синей ниточке-ratsnest и соедините выводы, как показано на рис. 3.31.



Обновите экран, и вы увидите, что синие ratsnests исчезли. Это означает, что цепь +6V разведена полностью.

Внесите исправления там, где нужно, и проверьте дизайн. Ошибок быть не должно, а сама плата должна выглядеть примерно так (рис. 3.32).



Рис. 3.32

\mathbf{C}				,
(писок «горячих»)	кпавиш	используемых	ппи пучнои	и разволке.
	KiluDhim,	nonosidsyondia	mpn py mor	гризводке.
1		2	1 12	1

	Клавиша	Описание					
	Левая кнопка мыши (LMB) или Пробел	Начинает дорожку (щелчок по ratsnest) или выбирает сегмент для редактирования.					
	Колёсико мыши или ESC	Отмена текущего действия					
	Правая кнопка мыши (RMB) или + на циф- ровой клавиатуре	Вызывает контекстное меню					
	F	Finish. Автоматически заканчивает дорожку.					
	Ctrl+X, G	Unroute Segment. Удаляет сегмент.					
	D	Unroute. Удаляет дорожку.					
	Alt+D	Unroute Net. Удаляет все дорожки выбранной цепи.					
	s	Segment. В режиме редактирования позволяет передвинуть сег- мент трека.					
	х	Exchange Ends. В режиме редактирования один из концов сегмен- та закреплён, а второй привязан к указателю мыши. После нажатия на клавишу <x> мышь цепляется к другому концу сегмента.</x>					
	Y	Any Angle Corners. По умолчанию, проводить дорожки можно только под углом, кратным 45°. Клавиша У> отменяет этот режим. Восстановить его можно, выбрав в меню пункт «135 Corners» или «90 Corners».					
	V	Add Via. Ставит via в указанном месте.					
	E	Add Free Via. Ставит в указанном месте Free via.					
	L	Lock. Блокирует дорожку.					
	Ctrl+L	Unlock. Разблокирует дорожку.					
	Ctrl+T	Tack. Позволяет закрепить ratsnest на PCB. Щелчок левой клави- шей мыши позволяет создать излом ratsnest.					
	М	Minimize Connections. Минимизирует ratsnests. Отменяет действие Tack.					
	N	Next. Выбирает следующую неразведённую цепь. Цепи выбирают-					
		ся бессистемно. Клавиша полезна, когда на разведённой плате не					
		удаётся отыскать обрыв. Нажатие на клавишу <n> устанавливает</n>					
		курсор на потерянный (неразведённый) сегмент.					
	W	Change Width. Позволяет изменить ширину сегмента.					
	Shift+W	Вызывает окно Track Width, в котором предоставляется выбор из- менения ширины текущего сегмента, дорожки или всех дорожек текущей цепи на плате. Track Width: 12. Segment © Segment © Net					
		OK Help Cancel					
	I O 7 Shift-Hama	Стменяет одно последнее деиствие. Клариши измещения масштоба					
X	r, O, Z, Sniπ+Home	клавиши изменения масштаоа.					
		позиционирование изооражения.					
	В	Масштаоирование DKC-зоны.					
	Н	Нідпіідпі. Подсветка цепи. Установите курсор мыши над дорожкой (без щелчка мышкой) и нажмите клавишу <h>. Цепь подсветится. Отменить подсветку можно повторным нажатием на <h>.</h></h>					
	1, 2 и т.д.	Перемещает дорожку или сегмент в указанный слой (клавиша со- ответствует номеру слоя, доступному для трассировки). При необ- ходимости добавляются vias.					

Некоторые дополнительные команды доступны по нажатии правой кнопки мыши из контекстного меню.

4. Лабораторный практикум

4.1. Лабораторная работа №1

Исследование характеристик биполярных транзисторов

Цель работы:

Изучение процесса моделирования аналоговых устройств в программе Capture.

На рис. 4.1 изображена схема с усилителем на биполярных транзисторах.



Схема характеризуется отсутствием усиления по току (коэффициент передачи близок к единице, но меньше единицы), высоким коэффициентом усиления по напряжению и умеренным (по сравнению со схемой с общим эмиттером) коэффициентом усиления по мощности. Входной сигнал подаётся на эмиттер, а выходной снимается с коллектора. При этом входное сопротивление очень мало, а выходное – велико. Фазы входного и выходного сигнала совпадают.

Особенностью схемы с общей базой является минимальная среди трёх типовых схем усилителей «паразитная» обратная связь с выхода на вход через конструктивные элементы транзистора. Поэтому схема с общей базой наиболее часто используется для построения высокочастотных усилителей, особенно вблизи верхней границы рабочего диапазона частот транзистора. Достоинством схемы является то, что схема имеет стабильные температурные и частотные свойства, т.е. параметры схемы (коэффициент усиления напряжения, тока и входное сопротивление) остаются неизменными при изменении температуры окружающей среды. Недостатком схемы является то, что нет усиления тока и малое входное сопротивление.

Параметры каскада на БТ с ОБ: фаза сигнала на выходе совпадает с фазой сигнала на входе; коэффициент усиления по току – меньше единицы; коэффициент усиления по напряжению – десятки – сотни раз; входное сопротивление – десятки – сотни ом; выходное сопротивление – десятые доли – единицы килоом.



При схеме включения биполярного транзистора с общим эмиттером (ОЭ) входной сигнал подаётся на базу, а снимается с коллектора. При этом фаза выходного сигнала отличается от фазы входного на 180°. Усиливает и ток, и напряжение. Данное включение транзистора позволяет получить наибольшее усиление по мощности, поэтому наиболее распространено. Однако при такой схеме нелинейные искажения сигнала значительно больше. Кроме того, при данной схеме включения на характеристики усилителя значительное влияние оказывают такие внешние факторы, как напряжение питания или температура окружающей среды. Обычно для компенсации этих факторов применяют отрицательную обратную связь, но она снижает коэффициент усиления.

Каскад на БТ с ОЭ характеризуется следующими типовыми значениями параметров: коэффициент усиления по току – десятки – сотни раз; коэффициент усиления по напряжению – десятки – сотни раз (единицы – десятки раз при отсутствии конденсатора С2); входное сопротивление – десятые доли – единицы килоом (единицы – десятки килоом при отсутствии конденсатора С2); выходное сопротивление – десятые доли – единицы ходное сопротивление – десятые доли – единицы ходное сопротивление – десятые доли – единицы килоом.

Каскад на БТ с ОК (ЭП)



Характеризуется высоким усилением по току и коэффициентом передачи по напряжению, близким к единице. При этом входное сопротивление относительно велико (однако оно меньше, чем входное сопротивление истокового повторителя), а выходное – мало.

В эмиттерном повторителе используется схема включения транзистора с общим коллектором (ОК). То есть напряжение питания подаётся на коллектор, а выходной сигнал снимается с эмиттера. В результате чего образуется 100 % -ная отрицательная обратная связь по напряжению, что позволяет значительно уменьшить нелинейные искажения, возникающие при работе. Следует также отметить, что фазы входного и выходного сигнала совпадают. Такая схема включения используется для построения входных усилителей, в случае если выходное сопротивление источника велико, а также в качестве выходных каскадов усилителей мощности.

Параметры каскада на БТ с ОК: фаза сигнала на выходе совпадает с фазой сигнала на входе; коэффициент усиления по току – десятки – сотни раз; коэффициент усиления по напряжению меньше единицы; входное сопротивление – десятки – сотни килоом; выходное сопротивление – единицы – десятки ом.

Banuaur	Cyaya	Ē _Γ ,	U _{ИП} ,	R _Γ ,	R ₁ ,	R ₂ ,	R ₃ ,	R ₄ ,	R ₅ ,	C ₁ ,	C ₂ ,	C ₃ ,	C4,
Бариант	Слема	В	В	кОм	кОм	кОм	кОм	кОм	кОм	мΦ	мΦ	мκΦ	нΦ
1	ОБ	2,1	15	1	20	2	0,13	0,9	5	3,3	33	15	0,05
2	ОЭ	0,15	15	1,2	1300	1800	1,2	4,3	0,9	1,5	1	1,5	0,06
3	ОК	1,5	15	5	29	40	1,1	_	0,15	5	_	470	100
4	ОБ	1,1	15	1,5	12	2	0,15	1	5,5	3,1	30	18	0,01
5	ЮЭ	0,09	15	2	2000	1500	1,25	4,1	1	2	3	1,7	0,5
6	ОК	0,9	15	4,5	35	23	1,2	—	0,2	4,5	—	320	10

Транзистор BC546A (n-p-n)

Вывести АЧХ по напряжению, АЧХ по току, ФЧХ по напряжению.

4.2. Лабораторная работа №2 Разводка печатной платы

Цель работы:

Изучение процесса разработки печатной платы в пакете программ OrCAD.

Схему для разводки печатной платы брать согласно варианту из лабораторной работы №1.

На рис. 4.4 изображена электрическая схема разводки печатной платы.



Собираем схему в OrCAD Capture. Затем в корне проекта выбираем лист со схемой и выбираем Tools ->Create Netlist. Откроется окно на рис. 4.5.

Create Netlist
ОК Отмена Справка

Рис. 4.5

Выбираем вкладку Layout. Выбираем пункты Run ECO to Layout и User Properties are in inches. В строке Netlist File указываем директорию, в которой сохранится файл со списком соединений.

Для создания новой платы в окне Layout выбираем File ->New. Откроется окно (рис. 4.6):

AutoECO	X
File Names	
Input Layout TCH or TPL or MAX file	MRU -
C:\Cadence\SPB_16.2\tools\layout_plus\data_default.tch	Browse
Input MNL netlist file	
C:\Cadence\SPB_Data\6 semestr meys\1.MNL	Browse
Output Layout MAX file	
C:\Cadence\SPB_Data\6 semestr meys\1-1.max	Browse
Overwrite MAX file without warning	
Options	
AutoECO	
Choose an appropriate technology or template file as your input TCH file. If updating an existing board, nets and components will be updated. No property changes on existing nets and components (on Ecotorint changes)	
When a pad's net changes, ripup the entire track rather than just the last segment	
Any special switches given to you by Cadence Customer Support	
	Edit Library
Use design library only	
	Browse
AutoECO ApplyECO Help	Cancel
D 46	

Рис. 4.6

В первой строке указываем путь к файлу *.tch. Это заготовки плат. В данном случае используем файл _default.tch.

Во второй строке указываем путь к файлу со списком соединений.

В третьей строке задается имя результирующего файла.

Нажимаем кнопку ApplyECO.

В конце будет выдан отчет и откроется окно дизайна (рис. 4.7).



Далее рисуем контуры платы. Затем расставляем элементы на плате и выполняем трассировку (см. разд. 3 Layout). Полученный результат изображен на рис. 4.8.



Рис. 4.8

4.3. Лабораторная работа №3

Триггеры на логических элементах

Цель работы:

Изучение процесса моделирования цифровых устройств в программе Capture.

RS-триггеры

RS-триггер, или SR-триггер – триггер, который сохраняет своё предыдущее состояние при нулевых входах и меняет своё выходное состояние при подаче на один из его входов единицы. Условное графическое обозначение RS-триггера приведено на рис. 4.9.



Таблица 4.1

		· · · · ·	
S	R	Q(t)	Q(t+1)
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	Х	Не определено
1	1	Х	Не определено

Таблица истинности RS-триггера

Рассмотрим, как работает RS-триггер. Для правильной работы такого триггера на оба его входа необходимо подать сигналы логической единицы. Перевод триггера из одного устойчивого состояния в другое производится путем кратковременной подачи на один из входов единичного сигнала. При подаче единицы на вход S (Set) триггер переходит в единичное состояние. При подаче сигнала на вход R (Reset) триггер сбрасывается в ноль.

Одновременная подача двух единиц на оба входа триггера недопустима, т.к. в этом случае работа триггера непредсказуема. В промежутке между сигналами, когда на обоих входах ноль, триггер сохраняет ранее установленное состояние.

Если на обоих входах присутствует ноль, установленное состояние триггера сохраняется все время, пока на схему подано напряжение питания. Таким образом, триггер можно использовать для хранения информации. При выключении питания информация теряется. Если питание было выключено, то в момент включения питания (до прихода первых входных импульсов) триггер устанавливается в случайное положение. Если точнее, то это положение зависит от того, какой из элементов триггера оказался более быстродействующим.

RS-триггер используется для создания сигнала с положительным и отрицательным фронтами, отдельно управляемыми посредством стробов, разнесённых во времени. Также RS-триггеры часто используются для исключения так называемого явления дребезга контактов. Схемы RS-триггера с динамическим управлением, RS-триггера двухступенчатого синхронного и RS-триггера со статическим управлением указаны на рис. 4.10, 4.11, 4.12 соответственно.



Рис. 4.11



D-триггеры

Самый распространенный вид триггера – это так называемый D-триггер. Условное графическое обозначение D-триггера приведено на рис. 4.13.



Таблица 4.2

D	Q(t)	Q(t+1)
0	0	0
0	1	0
1	0	1
1	1	1

Таблица истинности D-триггера

D-триггер (D от англ. delay – задержка) – запоминает состояние входа и выдаёт его на выход. D-триггеры имеют как минимум два входа: информационный D и синхронизации C. После прихода активного фронта импульса синхронизации на вход C D-триггер открывается. Сохранение информации в D-триггерах происходит после спада импульса синхронизации C. Так как информация на выходе остаётся неизменной до прихода очередного импульса синхронизации, D-триггер называют также триггером с запоминанием информации, или триггером-защёлкой.

Вход D – это вход данных (от английского DATA). В процессе работы на этот вход подается логический уровень, который необходимо записать в D-триггер.

Вход С называется тактовым. На него поступает тактовый импульс, синхронизирующий запись данных. Импульсный вход (вход С) не чувствителен к уровню сигнала. Такой вход срабатывает в момент перехода от одного уровня к другому. Про такие входы говорят: срабатывает по переднему фронту (т.е. при переходе с нуля на единицу) или срабатывает по заднему фронту (т.е. при переходе от единицы к нулю). Иногда применяют другие технические термины для описания работы импульсного входа. В литературе можно прочитать: «вход срабатывает по фронту сигнала» или «вход срабатывает по спаду сигнала».

Рассмотрим подробнее логику работы D-триггера. Для переключения триггера в нужное нам состояние сначала на вход D необходимо подать соответствующий логический сигнал. Для записи единицы на вход D подаем единицу, для записи нуля – ноль. Затем на вход C необходимо подать тактовый импульс. По спаду этого импульса триггер установится в нужное нам состояние (сигнал на D-входе запишется в триггер). Такая логика работы D-триггера делает его очень удобным устройством для хранения одного бита цифровой информации (одного разряда двоичного числа).

Схемы D-триггера с динамическим управлением, D-триггера синхронного со статическим управлением и D-триггера со статическим управлением указаны на рис. 4.14, 4.15, 4.16 соответственно.



Рис. 4.15



ЈК-триггеры

Условное графическое обозначение ЈК-триггера приведено на рис. 4.17.



Таблица 4.3

гаолица истинности эк-тригтера						
J	К	Q(t)	Q(t+1)			
0	0	0	0			
0	0	1	1			
0		0	0			
0	1	1	0			
1	0	0	1			
1	0	1	1			
1	1	0	1			
1	1	1	0			

JK-триггер работает так же, как RS-триггер, с одним лишь исключением: при подаче логической единицы на оба входа (Ј и К) состояние выхода триггера изменяется на противоположное. Вход J (от англ. jump – прыжок) аналогичен входу S у RS-триггера. Вход К (от англ. kill – убить) аналогичен входу R у RS-триггера.

Если на Ј подать логический ноль, а на К – логическую единицу, то по спаду тактового сигнала триггер установится в нулевое состояние. Если на входы J и K одновременно подать логическую единицу, то по каждому спаду тактового импульса триггер будет переключаться в противоположное состояние. То есть с единицы в ноль и с нуля в единицу. И, наконец, если и на Ј и на К подать логический ноль, то триггер перестанет реагировать на тактовые импульсы и его состояние будет оставаться неизменным. JK-триггер в отличие от RS-триггера не имеет запрещённых состояний на основных входах, однако это никак не помогает при нарушении правил разработки логических схем. На практике применяются только синхронные JK-триггеры, т.е. состояния основных входов J и K учитываются только в момент тактирования, например, по положительному фронту импульса на входе синхронизации.

Схемы JK-триггера со статическим управлением, JK-триггера с динамическим управлением и одноступенчатого JK-триггера с внутренней задержкой указаны на рис. 4.18, 4.19, 4.20 соответственно.



Рис. 4.20



Перечень используемых элементов

Процесс задания цифрового сигнала

Чтобы задать сигнал, необходимо указать его имя. Для этого необходимо дважды щелкнуть по строчке «*Implementation*= », после чего в появившемся окне *Display Properties* (рис. 4.21) в строке *Value* указываем имя сигнала.

Name: Value:	Implementation	Font Arial 5 (default) Change Use Default
Displa	iy Format Do Not Display Yalue Only	Color Default
	lame and Value lame Only loth if Value Exists	Rotation
	OK	Cancel Help

Далее выделяем источник, в меню выбираем *Edit>PSpice Stimulus*. Запустится приложение *Stimulus Editor* (рис. 4.22).

🞯 Stimulus Editor - [111.stl]				
🔀 File Edit Stimulus Plot View	w Tools Window	Help	cādence	e" _ e
		0		
0s 0.2us	0.4us	0.óus	0.8us	1us
	Ti	me		
Digital ve	alue to use when addin	g transitions		<u> </u>
\mathcal{O}^{-}	Рис 4	4.22		

В окне *New Stimulus* (рис. 4.23) в блоке *Digital* выбираем тип сигнала *Bus*. В графе *Width* вводится разрядность источника сигнала. В меню *Initial Value* выбираем начальное значение сигнала.

ne: Name	Start Time:
alog	
EXP (exponential)	505hs (+505hs after prev.)
PULSE	Duration
PWL (piecewise linear)	
SFFM (single-frequency FM)	
SIN (sinusoidal)	Value: U
gital	Transition Type
Clock	Set Value
Signal	C Increment
Bus Width:	C Decrement
itial ∨alue: 0 🗸	
	OK Cancel
OK Cancel	

Рис. 4.23



Для разделения сигнала на участки с разным уровнем воздействия используется инструмент Add. Его можно найти в меню Edit>Add либо на инструментальной панели с помощью кнопки

Для изменения параметров участка сигнала необходимо выделить данный участок, выбрать *Edit>Attributes* либо на инструментальной панели кнопку С. Откроется окно Edit Digital State (рис. 4.24). В поле Value вводится значение сигнала. В поле Start Time вводится время начала данного участка сигнала. В поле *Duration* вводится длительность данного участка сигнала.

Для изменения параметров всего сигнала необходимо выделить имя данного сигнала, выбрать *Edit>Attributes* либо на инструментальной панели кнопку Ш. Откроется окно Digital Stimulus Attributes (рис. 4.25). В поле Виз Width вводится разрядность сигнала. В меню Display Radix выбирается используемая система исчисления.

Name:	Name	OK
Bus Width:	1	Cance
Display Radix:	Binary	•

Рис. 4.25

Для добавления нового сигнала необходимо выбрать Stimulus>New либо на инструментальной панели кнопку *м*, после чего откроется окно *New Stimu*lus.

После завершения всех изменений нужно их сохранить (File>Save). После сохранения будет предложено загрузить изменения в *Capture*.

Вариант	1	2	3	4	5	6	7	8	9
Схема	рис.								
	4.10	4.11	4.12	4.14	4.15	4.16	4.18	4.19	4.20

4.4. Лабораторная работа №4 Цифроаналоговые преобразования

Цель работы:

Изучение процесса моделирования цифроаналоговых преобразователей в программе Capture.

Схема ЦАП с суммированием напряжений

Особенности этой схемы, называемой схемой с суммированием напряжений на резисторной матрице (рис. 4.26), состоит в том, что, во-первых, используются резисторы лишь с двумя значениями сопротивления (R и 2R). Вовторых, выходные напряжения триггеров непосредственно не участвуют в формировании выходного напряжения ЦАП, а используются лишь для управления состоянием ключей.



Рис. 4.26

Рассмотрим подробнее работу такого преобразователя. В каждом разряде имеется два ключа, через один из них в резисторную матрицу подается напряжение Е, через другой – нулевое напряжение. Определим напряжения на выходе ЦАП, соответствующие единицам разрядов числа, помещаемого в регистр. Пусть в регистр введено число 100₂. Триггер 3 в состоянии 1, и в третьем разряде открыт ключ (Кл 3), в остальных разрядах триггеры в состоянии 0 и открыты ключи 2' и 1' (рис. 4.27, а). Последовательными преобразованиями можно получить схему (рис. 4.27, д), из которой следует, что напряжение в точке А₃ равно

 $U_{A3} = U_{Bbix} = E/3.$

Если в регистр поместить число 010₂, то резисторную матрицу можно представить схемой, показанной на рис. 4.27, а. Путем преобразования ее можно привести к схеме, представленной на рис. 4.27, в.



Возникающее в точке A_2 напряжение имеет то же значение, что и в точке A_3 , схемы на рис. 4.28. Из рис. 4.28, б видно, что при передаче на выход преобразователя это напряжение делится на два:

 $U_{\rm BMX} = U_{\rm A2} = 0,5 \ E/3.$



Можно показать, что при числе 001_2 напряжение в точке A_1 равно $U_{\text{BbIX}} = E/3$. При передаче этого напряжения в точку A_2 и далее от точки A_2 к точке A_3 напряжение каждый раз делится на два и $U_{\text{BbIX}} = 0,25 E/3$.

Итак, напряжение на выходе, соответствующее единицам отдельных разрядов двоичного числа в регистре, пропорционально весовым коэффициентам разрядов.

При n-разрядном регистре, обозначив цифры разрядов двоичного числа $a_n, a_{n-1}, ..., a_1$, получим выражение напряжения на выходе ЦАП:

$$U_{\text{Bbix}} = \frac{3}{3} E \cdot 2^{-(n-1)} N.$$

Из выражения видно, что выходное напряжение ЦАП пропорционально числу *N*, помещаемому в регистр.

Аппаратурные погрешности преобразования в данной схеме связаны с отклонениями сопротивления резисторов от их номинальных значений, неидеальностью ключей (сопротивление реального ключа в закрытом состоянии не равно бесконечности, а в открытом – не равно нулю), нестабильностью источника напряжения *E*. Наибольшее влияние на погрешность ЦАП оказывают эти отклонения в старших разрядах.

Схема ЦАП с суммированием токов

Схема ЦАП с суммированием токов. На рис. 4.29 показан еще один вариант схемы ЦАП – схема с суммированием токов в резисторной матрице. Вместо источника стабильного напряжения E в данной схеме используются источники стабильного тока I. Если триггер находится в состоянии 1, ток I источника через открытый ключ втекает в резисторную матрицу; если триггер в состоянии 0, то открывается другой ключ, который замыкает источник. На рис. 4.30, а показана схема, соответствующая числу 1000₂.

Путем преобразования она приводится к эквивалентным схемам на рис. 4.30, б и в, откуда следует $U_{\rm M} = U_{\rm Bbix} = 2/3 \ RI$. Такое же напряжение образуется в любой из точек A_1 , A_2 , A_3 , A_4 , если соответствующий разряд регистра содержит 1. При передаче напряжения между этими точками оно делится на два и, следовательно, выходное напряжение





Основой ЦАП этого типа является матрица конденсаторов, емкости которых соотносятся как целые степени двух. Схема простого варианта такого преобразователя приведена на рис. 4.31 (параллельный ЦАП на коммутируемых конденсаторах). Емкость k-го конденсатора матрицы определяется соотношением

$$C_k = 2^k C_0. (4.1)$$

49

Цикл преобразования состоит из двух фаз. В первой фазе ключи $S_0...S_{N-1}$ находятся в левой позиции. Ключ сброса S_{c6} замкнут. При этом все конденсаторы разряжены. Во второй фазе ключ сброса S_{c6} размыкается. Если *k*-й бит входного *N*-разрядного слова $d_k = 1$, то соответствующий ключ S_k переключается в правую позицию, подключая нижнюю обкладку конденсатора к источнику опорного напряжения, или остается в левой позиции, если $d_k = 0$. Суммарный заряд конденсаторов матрицы с учетом (1) составит

$$q = U_{\text{on}} \sum_{k=0}^{N-1} C_k d_k = U_{\text{on}} C_0 \sum_{k=0}^{N-1} 2^k d_k = U_{\text{on}} C_0 D_0.$$
(4.2)

Равный заряд получает и конденсатор *С* в обратной связи ОУ. При этом выходное напряжение ОУ составит

$$U_{\text{BBX}} = -q/C.$$

(4.3)

Подставив (4.2) в (4.3), найдем окончательное значение выходного напряжения:

$$U_{\text{Bbix}} = -U_{\text{on}} \frac{C_{\text{o}}}{C} D.$$

Для хранения результата преобразования (постоянного напряжения) в течение сколь-нибудь продолжительного времени к выходу ЦАП этого типа следует подключить устройство выборки-хранения. Хранить выходное напряжение неограниченное время, как это могут делать ЦАП с суммированием весовых токов, снабженные регистром-защелкой, преобразователи на коммутируемых конденсаторах не могут из-за утечки заряда. Поэтому они применяются в основном в составе аналого-цифровых преобразователей. Другим недостатком является большая площадь кристалла ИМС, занимаемая подобной схемой. Пример реализации четырехразрядного ЦАП в OrCAD показан на рис. 4.32



S

VOFF = 0.0V VON = 1.0V S (ключ, управляемый напряжением, библиотека ANALOG)

Вариант	Схема ЦАП	Сигнал	Период
1	С суммированием напряжений		24 мс
2	С суммированием токов		15 мс
3	На переключаемых конденсаторах		16 мс
4	С суммированием напряжений		20 мс
5	С суммированием токов		32 мс
6	На переключаемых конденсаторах		10 мс

Св. план 2011, поз. 45

Учебное издание

Кукин Дмитрий Петрович Свито Игорь Леонтьевич

МОДЕЛИРОВАНИЕ ЭЛЕКТРОННЫХ УСТРОЙСТВ

Лабораторный практикум для студентов специальности 1-36 04 02 «Промышленная электроника» всех форм обучения

Редактор И. П. Острикова Корректор Е. Н. Батурчик

Подписано в печать 19.12.2011. Гарнитура «Таймс». Уч.-изд. л. 3,0.

Формат 60х84 1/16. Отпечатано на ризографе. Тираж 100 экз. Бумага офсетная. Усл. печ. л. 3,26. Заказ 316.

Издатель и полиграфическое исполнение: учреждение образования «Белорусский государственный университет информатики и радиоэлектроники» ЛИ №02330/0494371 от 16.03.2009. ЛП №02330/0494175 от 03.04.2009. 220013, Минск, П. Бровки, 6