




СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК

(19) SU (11) 1501157 A1

ГДР 4 G 11 С 11/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГННТ СССР




ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

- (21) 4386829/24-24
(22) 29.02.88
(46) 15.08.89. Бюл. № 30
(71) Минский радиотехнический институт
(72) В.К. Конопелько
(53) 681.327.6(088.8)
(56) Авторское свидетельство СССР № 957273, кл. G 11 С 11/00, 1982.
Авторское свидетельство СССР № 1107177, кл. G 11 С 29/00, 1984.
(54) БЛОК ПАМЯТИ

(57) Изобретение относится к вычислительной технике и может быть использовано при изготовлении сверхбольших интегральных схем памяти с

матричной организацией, имеющих большую площадь кристалла, где требуется высокая емкость памяти. Целью изобретения является повышение эффективной емкости устройства и уменьшение потребляемой мощности. Блок памяти содержит узел памяти 1, узел сравнения 9, программируемые первый 10 и второй 11 регистры, первый элемент ИЛИ 12. Введение в блок памяти второго элемента ИЛИ 13, элемента И 17, сумматора 16 по модулю два, дешифратора 14 позволило осуществить специальным подбором пар дефектных блоков с годными половинами достаточно высокую эффективность использования запоминающих устройств. 3 ил.



Фиг.1

Изобретение относится к вычислительной технике и может быть использовано при изготовлении запоминающих устройств с матричной организацией на одном кристалле..

Изобретение целесообразно использовать при производстве сверхбольших интегральных схем памяти с матричной организацией, имеющей большую площадь кристалла, где требуется высокая емкость памяти.

Цель изобретения - повышение эффективности емкости устройства и уменьшение потребляемой мощности.

На фиг. 1 показана структурная схема блока памяти; на фиг. 2 - соединение блоков памяти в единое запоминающее устройство; на фиг. 3 - кодировка блоков памяти с годными половинами.

Блок памяти (фиг. 1) содержит узел 1 памяти, адресные входы 2, первый управляющий вход 3 выборкой, второй управляющий вход 4 выборкой, адресный вход 5 выбранного блока, вход задания режима работы 6, вход функционального контроля 7, информационный выход 8, узел 9 сравнения, первый программируемый регистр 10, второй программируемый регистр 11, первый элемент ИЛИ 12, второй элемент ИЛИ 13, дешифратор 14, элемент И-ИЛИ 15, сумматор по модулю два 16, элемент И 17.

На фиг. 2 изображено соединение блоков памяти 18 в единое запоминающее устройство.

Устройство работает следующим образом.

При изготовлении до пережигания вставок в регистрах 10 и 11 происходит вначале функциональный контроль исправности каждого из блоков 18 путем подачи на вход 7 соответствующего блока единичного сигнала и сигналов на входы 2, 3, 4 и 6. При этом, поскольку второй программируемый регистр 11 не запрограммирован, то на его выходах присутствуют нулевые сигналы, а на первом выходе дешифратора 14 единичный сигнал. Следовательно, на выходах первого и второго элементов ИЛИ 12, 13, на выходе элемента И 17 установится единичный сигнал. Благодаря этому на выходе 8 блока памяти считывается сигнал с выхода соответствующего узла 1 памяти. В это время осталось

5 ные все блоки 18 не опрашиваются (закрыты), так как на выходе элемента 17 этих блоков присутствует нулевой сигнал, который удерживает узлы 1 памяти в закрытом состоянии.

В зависимости от исправности опрашиваемых блоков 18 программируемые регистры 10 и 11 блоков 18 заносится информация следующим образом.

10 Вначале поочередно проверяется исправность всех блоков 18. Блоки 18 называют исправными, если в соответствующих узлах 1 памяти не содержится дефектных элементов или они заменены внутренним резервом узла памяти. При исправности соответствующего блока 18 в регистр 10 заносится код адреса этого блока (в порядке очередности следования исправных блоков). Например, если необходимо собрать запоминающее устройство из 16-ти блоков 18, то адресные входы 5 состоят из четырех линий. Тогда при определении первого исправного блока 18 ему присваивается код 1000 и пережигаются соответствующие вставки в регистре 10, настраивающие блок 18 на этот код. При определении следующего исправного блока 18 в регистр 10 этого блока заносится уже код 0100 и т.д. При этом регистры 11 этих блоков не программируются, т.е. находятся в исходном нулевом состоянии.

25 Пусть например в запоминающем устройстве исправных блоков 18 оказалось двенадцать, т.е. последнему из исправных блоков 18 присвоен номер 0011, который хранится в регистре 10 этого блока.

30 Одновременно с проверкой исправности блоков 18 в память контролирующей установки (на фиг. 1-3 не показана), осуществляющей функциональный контроль, заносятся адреса дефектных блоков 18, у которых половина матрицы исправна, и, кроме того, заносится код, указывающий, какая из половин исправна (фиг. 3). Далее установка определяет пары дефектных блоков, у которых годные половины дополняют друг друга до полностью годного блока. В соответствии с фиг. 3 таких пар может быть три. Таких блоков достаточно много, поскольку дефекты, как правило, группируются.

При этом происходит нумерация пар и присвоение им адресов исправных блоков 18 в порядке очередности. Так, для приведенного примера первой паре присваивается код 1011 (тринадцатый исправный блок 18), второй 0111 и т.д. Эти адреса заносятся в регистр 10 каждого из блоков пары. Кроме того, в регистр 11 подобранных пар заносятся коды, указывающие, какая половина исправна. Например, если верхняя половина матрицы одного из узлов 1 памяти пары исправна, то в регистр 11 заносится код 100 путем пережигания соответствующих вставок, а для другого узла 1 памяти пары с нижней исправной матрицей в регистр 11 этого блока заносится код 011. Наряду с этим происходит отключение незадействованных блоков с дефектными элементами от шин питания (на фиг. 1-2 не показано).

Благодаря такому роду занесения программируемой информации в процессе изготовления при записи - считывании информации в процессе эксплуатации при подаче адресного сигнала на входы 5 блока памяти происходит всегда опрос одного из блоков 18 полностью или частично исправного, поскольку в этих блоках на выходе узла 9 сравнения, а следовательно, и на выходе элемента И 17 устанавливается единичный сигнал. Единичный сигнал устанавливается и на втором входе этого элемента, так как на первом выходе дешифратора 14 присутствует единичный сигнал при опросе полностью исправного блока 18, при этом на одном из выходов 2-7 присутствует единичный сигнал при опросе блока с годной половиной, который под управлением сигналов на входах 3 и 4 и выходе сумматора 16 поступит на выход элемента И-ИЛИ 15. Таким образом, на выходе элемента И 17 устанавливается единичный сигнал, разрешающий опрос одного из блоков 18, и в узел памяти 1 по адресу 2, 3, 4 заносится - считывается информация под управлением сигналов на входах 6.

Технико-экономическое преимущество предлагаемого блока памяти заключается в использовании для надежного хранения информации пар запоминающих дефектных блоков с взаимодополняющими годными половинами, что увеличивает эффективно используемые емкости


запоминающего устройства. Кроме того, предлагаемое запоминающее устройство потребляет меньшую мощность, так как для реализации одинаковой емкости требуется меньшее число блоков с дефектными элементами.

Ф о р м у л а и з о б р е т е н и я


Блок памяти, содержащий первый и второй программируемые регистры, первый и второй элементы ИЛИ, узел сравнения и узел памяти, адресные входы, которого являются одноименными входами блока памяти, выход узла сравнения соединен с первым входом первого элемента ИЛИ, второй вход которого является входом функционального контроля блока памяти, выход первого программируемого регистра соединен с первым входом узла сравнения, второй вход которого является адресным входом выбранного блока памяти, выход узла памяти является информационным выходом блока памяти, отличающейся тем, что, с целью повышения эффективной емкости запоминающего устройства и снижения потребляемой мощности, в блок памяти введены дешифратор, элемент И-ИЛИ, сумматор по модулю два, второй элемент ИЛИ, элемент И, первый вход которого соединен с выходом первого элемента ИЛИ, выход второго элемента ИЛИ соединен с вторым входом элемента И, выход которого соединен с выходом спроса узла памяти, вход задания режима которого является одноименным входом блока памяти, первый выход дешифратора соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом элемента И-ИЛИ, прямые входы группы которого соединены соответственно с выходами с второго по седьмой дешифратора, вход которого соединен с выходами второго программируемого регистра, первый прямой вход и первый инверсный вход элемента И-ИЛИ объединены и подсоединены к выходу сумматора по модулю два, второй прямой и второй инверсный входы элемента И-ИЛИ объединены и подключены к первому входу сумматора по модулю два и первому входу выборки узла памяти, который является одноименным входом блока, третий прямой и третий инверсный входы элемента И-ИЛИ объединены и подключены к

второму входу сумматора по модулю
два и к второму входу выборки узла

памяти, являющимся одноименным вхо-
дом блока памяти.



Фиг. 2



Фиг.3

Редактор М. Недолуженко

Составитель В. Чеботова

Техред Л. Олийнык.

Корректор М. Шароши

Заказ 4878/50

Тираж 558

Подписьное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101