

Министерство образования Республики Беларусь
Учреждение образования
Белорусский государственный университет
информатики и радиоэлектроники

УДК _____

Шинкевич Артем Николаевич

**Проектирование микропроцессорных систем и микроконтроллеров
на системном уровне**

АВТОРЕФЕРАТ

на соискание степени магистра технических наук
по специальности_1-41-80-01 ТВЕРДОТЕЛЬНАЯ ЭЛЕКТРОНИКА,
РАДИОЭЛЕКТРОННЫЕ КОМПОНЕНТЫ, МИКРО- И
НАНОЭЛЕКТРОНИКА, ПРИБОРЫ НА КВАНТОВЫХ ЭФФЕКТАХ

Научный руководитель
Стемпичкий Виктор Романович
к.т.н., доцент

Минск 2016

ВВЕДЕНИЕ

Постоянное увеличение сложности, ужесточение требований к параметрам, необходимость сокращения сроков создания современных интегральных микросхем (ИМС) обуславливают необходимость увеличения эффективности процесса разработки ИМС, что достигается в первую очередь путем применения профессиональных средств компьютерного проектирования. Важно отметить, что более 80 % финансовых затрат компании производителя изделий микроэлектроники приходится на процесс проектирования.

В связи с указанным, студенты и магистранты, специализирующиеся в области микро- и наноэлектроники, должны быть обучены методикам проектирования ИМС разной степени интеграции и иметь навыки работы с самыми передовыми программными комплексами компьютерного проектирования интегральных микросхем компаний Cadence и Mentor Graphics.

Особую актуальность в последнее десятилетие получило использование так называемых систем-на-кристалле и систем-в-упаковке, которые включают в себя как аналоговые, так и цифровые блоки, согласованные по параметрам и адаптированные для использования в специально подобранном корпусе. Таким образом, современный инженер-проектировщик ИМС должен в совершенстве владеть теоретическими сведениями и практическими навыками, относящимися ко всем основным этапам проектирования и производства интегральных микросхем, начиная с технологии и схемотехники, заканчивая системотехникой.

Современный уровень проектирования быстродействующих алгоритмически сложных цифровых систем на базе языков описания аппаратуры (HDL – Hardware Description Language), например, VHDL, Verilog и др. испытывает серьезные проблемы с производительностью труда инженеров – это постоянно растущая сложность разрабатываемых проектов и необходимость в универсальном способе описания, пригодном для всех уровней проектирования и независимом от формы реализации проектов. Существует два маршрута проектирования ПЛИС/ASIC/ SoC:

- традиционный нисходящий маршрут проектирования.
- маршрут с абстракцией проекта на системном уровне (ESL-проектирование).

Разработка и использование средств проектирования ПЛИС/СБИС системного уровня (Electronic System Level, ESL) – одно из самых актуальных направлений развития индустрии САПР электронной техники. Размеры электронных систем растут, традиционные методы проектирования

ПЛИС/СБИС становятся неэффективными. Распространение ПЛИС/SoC делает современные микроэлектронные технологии доступными для разработчиков, не знакомых с особенностями проектирования СБИС [2].

Таким образом, целью данной магистерской диссертации является разработка и реализация проекта в программном комплексе, который описывает работу устройства при помощи языков низкого уровня, а так же отладка и моделирование проекта

В рамках работы над проектом необходимо решить следующие задачи:

- провести анализ перспективных направлений развития в области проектирования ИМС, изучить основные этапы маршрута функционального проектирования ИМС;
- исследовать функциональные возможности современных языков описания аппаратуры и провести их сравнение. Изучить назначение и основные функциональные возможности и базовые элементы языка описания аппаратуры Verilog.
- Создание проекта устройства, описание его при помощи языка VHDL, отладка и моделирование а так же этапы общей организации проекта, методологию его практического использования при проектировании цифровых ИМС.

ОБЩАЯ ХАРАКТЕРИСТИКА РАБОТЫ

Актуальность темы магистерской диссертации. При разработке сложных электронных систем, как например, ПЛИС/ASIC и систем на кристалле, возникает необходимость разработки программной и аппаратной части. При этом, как правило, вначале разрабатывается модель системы, которая описывает поведение системы на верхнем структурном уровне. Эта модель предназначена для проверки заложенных в систему алгоритмов и совместно с моделями физических уровней (радиолинии, проводной связи, объекта управления и т.д.) используется для моделирования всей системы. В настоящее время ввиду своей популярности и универсальности для программного моделирования широко используется язык C++. После завершения моделирования система разбивается на аппаратную и программную составляющие, и разработка идет по двум направлениям. Для описания аппаратной части проекта используются языки описания аппаратуры (HDL): Verilog или VHDL (также могут использоваться низкоуровневые языки HDL и схемотехнический ввод). В результате такого подхода возникает проблема связи между исходной поведенческой моделью верхнего уровня и более детальным описанием аппаратной части проекта,

теряется возможность моделировать весь проект целиком, и либо последующие изменения в аппаратной части проекта повторяются в высокоуровневой модели (требуется удвоенное время на внесение изменений как в HDL, так и в C++-модель), либо высокоуровневая модель устаревает и не используется. После разработки аппаратной части требуется полностью переписывать программную часть, так как система должна работать в реальном времени и пользоваться специфическими возможностями RTOS (многозадачность, прерывания, детерминированное время отклика), также возможно, что реальная аппаратная часть сильно отличается от исходной модели. Возникает необходимость в универсальном языке программирования, как для описания поведенческих моделей системы, так и для описания аппаратно-программной реализации.

Разработать и апробировать методы проектирования аналоговых и цифровых интегральных микросхем, основанные на использовании языков описания аппаратуры Verilog и VHDL.

Для достижения поставленной цели решались следующие задачи:

1. Анализ перспективных направлений развития в области проектирования ИМС, изучить основные этапы маршрута функционального проектирования ИМС
2. Исследование и сравнение функциональных возможностей современных языков описания аппаратуры и провести их сравнение
3. Создание проекта устройства с оптимизированным кодом, описание его при помощи языка VHDL, отладка и моделирование.

Объект и предмет исследования. Объектами исследования являются языки описания низкого уровня VHDL и Verilog. Предметом исследования является проект конечного устройства **Личный вклад соискателя.** Все основные результаты и выводы получены соискателем самостоятельно. Аналитическое исследование языков описания аппаратуры на системном уровне проводилось соискателем лично. Во время работы над диссертацией соискателем были исследованы языки описания Verilog и VHDL а так же коммерческий пакет проектирования ModelSim компании Mentor Graphics. Исследования проводились совместно с научным руководителем кандидатом технических наук, доцентом Стемпицким В.Р.

Апробация результатов диссертации. Основные теоретические результаты и законченные этапы диссертационной работы, а также результаты прикладных исследований и разработок были доложены на 51-й научной конференции студентов, магистрантов, аспирантов БГУИР, 2015.

Структура и объем диссертации. Диссертационная работа состоит из введения, общей характеристики работы, четырех глав, заключения и списка

использованных источников, включающего 33 наименований. Общий объем диссертации составляет 69 страниц.

ОСНОВНОЕ СОДЕРЖАНИЕ РАБОТЫ

В **реферате** представлены основные результаты магистерской диссертации, а также дана краткая характеристика проделанной работы.

Во **введении** рассмотрено современное состояние проблемы по проектированию быстродействующих алгоритмически сложных цифровых систем на базе языков описания аппаратуры VHDL и Verilog.

В **первой главе** приведен анализ литературных данных, обзор научных статей по теме магистерской диссертации. Дается подробный анализ методов функционально-логического проектирования интегральных микросхем, направления развития компьютерного моделирования а так же маршрут проектирования с использованием общесистемного уровня.

Во **второй главе** рассмотрены общие сведения о языках описания а так же сравнения языков VHDL и Verilog.

В **третьей главе** описаны этапы создания и ведения проекта на языке Verilog, работа с модулями и макромодулями.

В **четвертой главе** описаны процессы шифрования и дешифровки, пакет проектирования аппаратуры Mentor Graphics, описана модель дешифратора с оптимизированным кодом. Проект устройства скомпилирован и отлажен.

В **приложении** приведена краткая презентация основных результатов магистерской диссертации.

ЗАКЛЮЧЕНИЕ

В рамках работы над магистерской диссертацией рассмотрены основные вопросы функционального проектирования ИМС с использованием языка описания аппаратуры Verilog и VHDL, в частности:

- проанализированы тенденции развития современных цифровых интегральных микросхем, изучено доступное профессиональное программное обеспечение, содержащее в своем составе средства функционального проектирования;
- исследованы области применения, назначение, основные функциональные возможности и элементы языков описания аппаратного обеспечения (Hardware Description Languages, HDL), в частности назначение и основные элементы языков описания аппаратуры Verilog и VHDL;
- описаны этапы создания и ведения проекта на языке Verilog, рассмотрены основные узлы и модули при описании функционирования ПЛИС при помощи языка Verilog, описан и изучен пакет проектирования FPGA Advantage компании Mentor Graphics, при помощи программы ModelSim написана и скомпилирована программа описания работы дешифратора с оптимизированным кодом на языке VHDL, проект устройства отлажен и смоделирована его работа.

Результаты выполнения магистерской диссертации позволят повысить фундаментальный и практический уровень подготовки, студентов и магистрантов специализирующихся в области микро- и наноэлектроники, расширят их практические навыки в области использования передовых методов проектирования ИМС разной степени интеграции.

СПИСОК ОПУБЛИКОВАННЫХ РАБОТ

[1] А.Н. Шинкевич. Проектирование микропроцессорных систем и микроконтроллеров на системном уровне. 51-я научная конференция аспирантов, магистрантов и студентов: Материалы конференции. – Минск: БГУИР, 2015.