| DC Field | Value | Language |
|---|
| dc.contributor.author | Черемисинов, Д. И. | - |
| dc.date.accessioned | 2015-02-24T12:13:00Z | |
| dc.date.accessioned | 2017-07-19T08:25:10Z | - |
| dc.date.available | 2015-02-24T12:13:00Z | |
| dc.date.available | 2017-07-19T08:25:10Z | - |
| dc.date.issued | 2011 | - |
| dc.identifier.citation | Черемисинов, Д. И. Обратное проектирование FPGA / Д. И. Черемисинов // Информационные технологии и системы 2011 (ИТС 2011) : материалы международной научной конференции, БГУИР, Минск, Беларусь, 26 октября 2011 г. = Information Technologies and Systems 2011 (ITS 2011) : Proceeding of The International Conference, BSUIR, Minsk, 26th October 2011 / редкол.: Л. Ю. Шилин [и другие]. – Минск : БГУИР, 2011. – C. 262-263. | ru_RU |
| dc.identifier.isbn | 978-985-488-816-3 | - |
| dc.identifier.uri | https://libeldoc.bsuir.by/handle/123456789/3290 | - |
| dc.description.abstract | Процесс обратного проектирования (reverse engineering) интегральных схем считается
инверсией обычного процесса проектирования, то есть по готовому изделию строится его функциональное представление высокого уровня, призванное облегчить понимание работы устройства. Обсуждается применение обратного проектирования при переносе проекта из
технологии FPGA в ASIC. | ru_RU |
| dc.language.iso | ru | ru_RU |
| dc.publisher | БГУИР | ru_RU |
| dc.subject | материалы конференций | ru_RU |
| dc.subject | FPGA | ru_RU |
| dc.subject | обратное проектирование | ru_RU |
| dc.subject | проектирование интегральных схем | ru_RU |
| dc.subject | интегральные схемы | ru_RU |
| dc.subject | XDL | ru_RU |
| dc.subject | ASIC | ru_RU |
| dc.title | Обратное проектирование FPGA | ru_RU |
| dc.type | Article | ru_RU |
| Appears in Collections: | ИТС 2011
|
