

ПРОЕКТИРОВАНИЕ МОДУЛЯ ЦИФРОВОЙ ОБРАБОТКИ СИГНАЛА ДЛЯ ПОСТАНОВЩИКА ИМИТИРУЮЩИХ ПОМЕХ НА БАЗЕ ПРОГРАММИРУЕМЫХ ЛОГИЧЕСКИХ ИНТЕГРАЛЬНЫХ СХЕМ

А.А. Ростов, А.Г. Боровой

Учебный научно-исследовательский инновационный центр авиационного факультета,

Военная академия Республики Беларусь

Минск, Республика Беларусь

E-mail: farbius@mail.ru

В тезисах доклада рассмотрена аппаратная реализация алгоритмов цифровой обработки сигналов (ЦОС), использованных в составе цифрового модуля радиотехнической аппаратуры ретрансляционного типа для создания имитирующих помех. Цифровой модуль выполняет частотно-временную обработку ретранслируемого сигнала, что приводит к созданию ложных целей в радиолокационных станциях (РЛС) противника.

ВВЕДЕНИЕ

В современных военных конфликтах особое место занимает задача радиотехнического противодействия РЛС противника с целью прикрытия объектов вооружения и военной техники. Одним из высокоэффективных способов радиотехнического противодействия является постановка помех имитирующего типа по технологии цифрового запоминания и воспроизведения сигнала на радиочастоте [1]. Технология широко применяется в постановщиках помех ретрансляционного типа и совместно с алгоритмами частотно-временной обработки сигналов позволяет создать сигналоразобную помеху, которую практически невозможно отсеleccionировать в приемном тракте РЛС противника.

АППАРАТНАЯ РЕАЛИЗАЦИЯ ЦИФРОВОГО МОДУЛЯ ОБРАБОТКИ СИГНАЛА

Модуль цифровой обработки сигналов (МЦОС) в составе постановщика помех ретрансляционного типа показан на рис. 1. Принцип действия постановщика помех следующий: аналоговым трактом принимается зондирующий сигнал противника и усиливается малошумящим усилителем (МШУ), после переноса гетеродином (Γ) на промежуточную частоту оцифровывается и поступает на МЦОС, после обработки выполняется повышающее частотное преобразование, усиление при помощи управляемого аттенюатора (УпрАТ), автоматической регулировки усиления (АРУ) и усилителя мощности (УМ).




Рис. 1 – Структурная схема постановщика имитирующих помех

Цифровой модуль постановщика помех выполняется на базе программируемых логических интегральных схем (ПЛИС), входящих в состав отладочных плат с аналого-цифровыми (АЦП) и цифро-аналоговыми преобразователями (ЦАП). Достоинствами проектирования цифрового модуля преобразования сигнала на базе ПЛИС являются:

- быстрое действие алгоритмов ЦОС;
- возможность изменения параметров алгоритмов ЦОС без конструктивных изменений в постановщике помех;
- малые габаритные размеры ПЛИС и возможность использования в составе готовых плат с АЦП и ЦАП.

Схема ЦОС в цифровом модуле постановщика помех представляет собой последовательность основных алгоритмов (рис. 4):

1. децимация с квадратурным преобразованием сигнала на видеочастоту;
2. многоотводная линия задержки квадратур принятого сигнала;
3. блок частотной модуляции;
4. интерполяция сигнала на видеочастоте с дальнейшим повышающим частотным преобразованием.

Алгоритм децимации выполнен совместно с квадратурным преобразованием входного сигнала и переносом на видеочастоту по схеме, приведенной на рис. 2.




Рис. 2 – Структурная схема алгоритма децимация

Особенностями технической реализации алгоритма является отсутствие умножителей для преобразования на видеочастоту и использование модифицированных фильтров [2].

Многоотводная линия задержки представляет собой блок 2-х портовой RAM памяти для

каждой квадратуре сигнала. Многоотводность достигается за счет считывания отсчетов сигнала со скоростью превышающей скорость записи в число раз равное количеству отводов.

Особенностью технической реализации преобразования сигналов в блоке частотной модуляции является математическое вычитание боковой составляющей в спектре сигнала [3]. Преимуществом такого технического решения является отсутствие необходимости реализовывать полосовые фильтры высоких порядков, требующие значительные аппаратные затраты.

Интерполяция сигнала реализована с помощью полифазных фильтров. Структура интерполятора приведена на рис. 3.




Рис. 3 – Структурная схема интерполятора




Рис. 4 – Функциональная схема цифрового модуля обработки сигнала

ЗАКЛЮЧЕНИЕ

В качестве основных особенностей реализованных алгоритмов ЦОС необходимо выделить:

- многоскоростная обработка сигналов, что экономит ресурсы ПЛИС и позволяет обрабатывать сигналы на низкой частоте дискретизации;
- использование элементов ЦОС (DSP, PLL, RAM блоки), позволяет экономить на типовых логических элементах ПЛИС без снижения быстродействия схемы цифровой обработки.

Цифровой модуль реализован на базе отладочной платы с ПЛИС Stratix II производителя Altera и испытан в составе имитатора радиолокационных сигналов для радиолокационного прицельного комплекса (РЛПК) самолета Су-29. В ходе испытаний на индикаторе РЛПК были получены отметки имитируемых целей с заданными параметрами (дальность, скорость). Имитируемые цели успешно брались на сопровождение и идентифицировались РЛПК как реальные.

1. Радиоэлектронная борьба / В. В. Цветнов, В. В. Демин. – М.: Изд-во МАИ, 2000. – 284 с.
2. Цифровая обработка сигналов: Второе издание. Пер. с англ. / Р. Лайонс. – М.: ООО «Бином-Пресс», 2006. – 656 с.
3. Анализ и синтез в классе дискретных конечномерных систем: моногр. / О. Г. Лапука, К. К. Пашенко. – Мн.: ВА РБ, 2010. – 372 с.