

АРХИТЕКТУРА ВСТРАИВАЕМОЙ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ РЕАЛЬНОГО ВРЕМЕНИ СТАНДАРТА H.264

Е. М. АБАЕВ

*Белорусский государственный университет информатики и радиоэлектроники
ул. П. Бровки, 6, г. Минск, 220013, Республика Беларусь
adrenalin90-@mail.ru*

С широким распространением таких высоких технологий, как цифровое телевидение, потоковое видео в Интернете или Blu-ray диски, компрессия видеоданных стала существенным компонентом широковещательного и развлекательного медиа. При этом, несмотря на рост объема памяти носителей информации и увеличение пропускной способности каналов связи, повышение эффективности сжатия видеоматериала по-прежнему остается актуальной задачей, поскольку требования к качеству видео растут вместе с доступными вычислительными ресурсами.

Ключевые слова: H.264, AVC/MPEG-4 Part 10, видеокодирование, системы реального времени, архитектура вычислительной системы.

В наше время в мире активно внедряются системы цифрового телевизионного вещания видео высокой четкости (HDTV, 1080p) и ультравысокой четкости (UHDTV, 4K), развиваются мобильные мультимедийные устройства и т.д. Обработка видеосигналов в реальном времени требует высокоэффективных вычислительных систем. Данные системы реализуются на базе ПЛИС с помощью специализированных архитектур, которые должны обеспечивать не только высокоскоростную обработку информации, но и быть достаточно гибкими с точки зрения проектирования и реконфигурируемыми.

Существует 3 подхода к организации архитектуры вычислительной системы реального времени: полностью аппаратная, полностью программная и программно-аппаратная архитектуры.

Системы с аппаратной архитектурой реализуются в виде готовых микросхем. Аппаратура изначально не реконфигурируема (не расширяема), т.к. максимально соответствует поставленной по ТЗ задаче. В связи с наилучшей приспособленностью к решению поставленной задачи, аппаратно-реализованная система обеспечивает наилучшее энергопотребление, оптимальные площади. К минусам систем с аппаратной архитектурой можно отнести то, что она сложно расширяема, требует полной или частичной переработки блоков при изменении функциональной составляющей системы. Аппаратные реализации являются дорогостоящими и трудозатратными. Примерами систем могут служить IP-блоки и готовые микросхемы.

Системы с программной архитектурой используют универсальные или DSP-процессоры для выполнения обработки данных. Сложность разработки такой системы легче, чем аппаратной, но сложнее, чем программно-аппаратной. Достоинствами таких систем является их относительно легкая портируемость (переносимость) на другие процессоры. Система также обеспечивает легкое изменение функциональной части. Программные решения ограничены только максимальной вычислительной мощностью процессора. Кроме того, относительная дешевизна таких универсальных процессоров и наличие бесплатных свободных решений делает такие системы достаточно популярными. Минусами системы является высокая потребляемая мощность в связи с большими частотами работы процессора.

Примером такой системы может быть кодек х264, являющийся свободной библиотекой, написанной на языке Си, программных компонентов для кодирования видеопотоков H.264 [1].

Системы с программно-аппаратной архитектурой используют специализированные процессоры с подключенными к нему аппаратными блоками. В зависимости от числа и сложности аппаратных блоков могут приближаться либо к полностью аппаратному решению, либо к полностью программному, наследуя при этом, соответственно, все их достоинства и недостатки. Основное назначение процессора в программно-аппаратной архитектуре – накопление и обработка информации и передача ее на аппаратные блоки для выполнения требуемых высокотратных преобразований. По сравнению с полностью программным, данное решение снижает возможность к портированию из-за использования специализированного процессора, но упрощает затраты на программирование, т.к. значительная часть преобразований вычисляется с помощью аппаратных блоков. Возможности по расширению функциональной части при программно-аппаратной реализации системы ограничена числом аппаратных блоков, максимальной производительностью и вычислительной мощностью процессора. По сравнению с полностью аппаратной реализацией, данный метод является более гибким с точки зрения реконфигурируемости, т.к. обеспечивает более гибкую подстройку системы под задачи функциональной части.

Примерами такой системы могут служить реализованные в [2] и [3] декодеры стандарта H.264. В [2] разработчики использовали в качестве центрального процессора модифицированную версию Plasma CPU, который является простым RISC процессором, доступным как VHDL проект. При использовании в качестве целевой платформы FPGA Xilinx Virtex-4 XC4VLX25, оно занимает 1588 слайсов (14% от площади кристалла), тогда как максимальная тактовая частота – 64-67 МГц.

Помимо ядра Plasma, в качестве центрального процессора может выступить софтверное ядро Microblaze. Данный процессор на том же кристалле XC4VLX25 занимает 1697 слайсов, при этом тактовая частота может достигать до 100 МГц.

Таким образом, был проведен анализ различных подходов к организации архитектуры вычислительной системы реального времени, а также рассмотрены возможные варианты специализированных процессоров, используемых в программно-аппаратном подходе. Стоит отметить, что данный подход является наиболее приемлемым для кодера стандарта H.264, т.к. данное решение обеспечивает достаточную гибкость при проектировании и реконфигурируемость системы видеокодирования.

Список литературы

1. х264: [Электронный ресурс]. – Режим доступа <http://ru.wikipedia.org/wiki/X264>. – Дата доступа 15.01.2014.
2. *M. Parfieniuk, Al. Petrovsky, A.A.Petrovsky*. Using Java to prototype a H.264/AVC decoder // The proc. of the 10th International conference “Pattern recognition and information processing”, PRIP’2009, 19-21 May 2009, Minsk, Belarus. Minsk “Publishing center of BSU”, 2009. – P.205–210.
3. *Chien-Chang Lin, Jia-Wei Chen, Hsiu-Cheng Chang u др.* // Solid-State Circuits, IEEE Journal. 2007. С. 170–182.