

### Список литературы

1. Atmel: Atmel ATA5577C. Read/Write LF RFID IDIC 100 to 150 kHz. Datasheet. [Электронный ресурс]. – Режим доступа: [http://www.atmel.com/images/atmel-9187-rfid-ata5577c\\_datasheet.pdf](http://www.atmel.com/images/atmel-9187-rfid-ata5577c_datasheet.pdf). – Дата доступа: 10.10.2013.
2. *Glasser M. Open Verification Methodology Cookbook*. USA: Springer, 2009.

УДК 658.512:004.42;621.38.049.77

## ОРГАНИЗАЦИЯ КРЕМНИЕВОЙ КОМПИЛЯЦИИ В СИСТЕМЕ ТОПОЛОГИЧЕСКОГО ПРОЕКТИРОВАНИЯ ЗАКАЗНЫХ СБИС

И.П. ЛОГИНОВА

*Объединенный институт проблем информатики Национальной академии наук Беларуси  
ул. Сурганова, 6, г. Минск, 220012, Республика Беларусь  
log@newman.bas-net.by*

Рассматриваются вопросы организации получения послойной топологии макроэлементов в системе топологического проектирования заказных КМОП СБИС с использованием подхода кремниевой компиляции.

*Ключевые слова:* топологическое проектирование, СБИС, автоматизация проектирования.

На современном уровне развития микроэлектроники большинство разработок БИС жестко ориентировано на конкретную реализацию в системах управления. Как правило, производство таких систем, их компонент, в том числе включающих управляющую логику, является мелкосерийным. Поэтому для основных видов мелкосерийных БИС, представителями которых могут служить матричные БИС и кристаллы на основе «стандартных элементов», так называемых IP ядер, основной акцент делается на максимально сжатые сроки разработки. Если для разработки операционных блоков систем на кристалле могут применяться уже готовые решения из ранее созданных проектов СБИС, то проектирование управляющей логики каждый раз ведется заново, поэтому актуальной проблемой является разработка «быстрых» средств автоматизированного проектирования управляющей логики заказных цифровых СБИС, включающих так называемую кремниевую компиляцию (КК). В наиболее широком смысле кремниевую компиляцию следует рассматривать как процесс трансляции из высокоуровневого описания в конструкцию (в послойное топологическое описание). Программный комплекс CLTT-2 [1] синтезирует послойное описание управляющей логики заказной СБИС, используя на входе ее поведенческое описание. КК в CLTT-2 транслирует описания компонент структурной иерархии в топологию программируемых матричных структур, реализованных на основе КМОП-технологии. В качестве компонент проекта схемы выступают параметризуемые (по числу входных, выходных переменных и промежуточных шин) программируемые структуры типа – программируемых логических матриц (ПЛМ), регулярных «Металл-Оксид-Полупроводник»-схем (РМОП-схемы), постоянных запоминающих устройств (ПЗУ), и логические блоки с уже разработанной топологией (библиотеки нерегулярной логики и триггеров). Структурная иерархия схемы после этапов синтеза отдельных компонент представлена в виде иерархической сети макроэлементов указанных выше трех типов и библиотечных элементов нерегуляр-

ной логики. Затем производится построение топологической реализации отдельных макроэлементов, которое подразделяется на этапы.

– Проектировщик, используя предоставленные комплексом CLTT-2 средства, указывает тип макроструктуры и значения параметров, уточняющих свойства макроструктуры.

– Построение так называемого символьного описания топологии. При этом от исходного структурного описания (SF-описания) компонента осуществляются преобразования в соответствии со схемой, представленной на рис.1. Для каждого типа макроструктуры разработана своя библиотека топологических фрагментов. Символьная топология представляет собой матрицы (матрицу), в которых элементы, соответствующие именам фрагментов из библиотеки, размещены согласно алгоритму кремниевой компиляции для этой структуры. Матрицы символьной топологии определяются значениями элементов структурного описания компонента.

– Преобразование символьного описания топологии макроэлемента в послойную топологию. Формирование послойной топологии заключается в трансляции символьной топологии в совокупность параметризованных топологических фрагментов библиотек.

– Представление топологического описания каждого компонента проекта в форме прямоугольной площадки. Для макроэлементов – многоугольная форма границы дополняется до прямоугольника, производится разводка соединений внутри новой границы с целью оптимизации числа портов на ней.

– Построение топологического описания на языке CDF всех компонент схемы, в котором формируется информация о размерах прямоугольных площадок, координатах расположения портов на границах площадок, о связях между портами компонент.

Общий подход к кремниевой компиляции в системе CLTT-2 описан в [1]. Вид послойной топологии отдельного макроэлемента и схемы в целом указаны на рис. 2 и 3.




Рис. 1. Информационные преобразования кремниевой компиляции




Рис. 2. Пример послойной топологии ПЗУ




Рис. 3. Пример топологии схемы из ПЛМ, РМОП-схем и логических элементов (без отображения топологии внутренних составляющих макроэлементов)

#### Список литературы

1. Бибило, П.Н. Система CLTT проектирования топологии функциональных блоков заказных цифровых СБИС / П.Н. Бибило, И.П. Логинова, В.И. Романов, Л.Д. Черемисинова // Информационные технологии. – 2011. – № 1. – С.8–14.

УДК 004.383

## CORDIC АЛГОРИТМ В УМНОЖИТЕЛЯХ КВАТЕРНИОНОВ

Н.А. ПЕТРОВСКИЙ

*Белорусский государственный университет информатики и радиоэлектроники  
ул. Л. Бровки 6, г. Минск, 220013, Республика Беларусь  
nick@petrovsky.eu*

Предлагаются различные варианты структур умножителя кватернионов – базового элемента алгоритмов цифровой обработки сигналов на основе алгебры кватернионов, с использованием CORDIC алгоритма. Рассматриваются преимущества и недостатки различных схемотехнических решений.

*Ключевые слова:* умножитель кватернионов, 2D CORDIC, 4D CORDIC.

Алгебра кватернионов  $\mathbf{H}$  является ассоциативной некоммутативной четырёхмерной алгеброй  $\mathbf{H} = \{ \mathbf{q} = q_1 + q_2i + q_3j + q_4k \mid q_1, q_2, q_3, q_4 \in \square \}$ , где ортогональные мнимые части подчиняются следующим законам умножения:  $i^2 = j^2 = k^2 = ijk = -1$ ,  $ij = -ji = k$ ,  $jk = -kj = i$ ,  $ki = -ik = j$ . В цифровой обработке сигналов данная алгебра рассматривается как новая парадигма: 3-х и 4-х мерные сигналы могут представляться как одномерные, что упрощает обработку и моделирование сигналов. Во многих приложениях, как например, в параунитарных банках фильтров (ПУБФ), операция умножения кватерниона переменной  $\mathbf{x}$  на кватернион константу  $\mathbf{q}$  играет доминирующую роль. Оба операнда нормированные кватернионы, т.е.  $\|\mathbf{q}\| \leq 0$ . При этом, стоит задача уменьшить число действительных умножений. Существует две матрицы умножения