

Синтез цифровых схем с минимальной переключательной активностью на основе элементов *and, or, xor*

Емельянов Д.С.; Мурашко И.А.

Кафедра «Информационные технологии», ФАИС

Гомельский государственный технический университет им. П. О. Сухого

Гомель, Беларусь

e-mail: radevon@mail.ru

Аннотация – В работе исследуется проблема синтеза электронно-цифровых схем с минимальным энергопотреблением. Рассматриваются схемы на базе логических элементов AND, OR, XOR. Для каждого из элементов предложен алгоритм синтеза, реализованный программно.

Ключевые слова: энергопотребление; синтез; переключательная активность; сигнальная вероятность

I. ВВЕДЕНИЕ

Актуальность работы связана с возрастающим интересом применения цифровых схем, которые в свою очередь должны максимально удовлетворять показателям эффективности [1]. К основным показателям относятся энергопотребление, аппаратные затраты и связанные с ними тепловыделение и стоимость проектирования. Своевременная оценка этих параметров является первоочередной задачей при проектировании цифровых схем [2]. В противном случае возникает потребность в повторном проектировании отдельных частей или всего проекта, что в разы увеличивает стоимость конечного продукта.

II. ОЦЕНКА ЭНЕРГОПОТРЕБЛЕНИЯ ЦИФРОВЫХ СХЕМ

Целью работы является разработка алгоритма построения многовходовой цифровой схемы с минимальным энергопотреблением. Синтез проводится на основе простейших логических элементов AND, OR, XOR.

Оценка энергопотребления схемы проводится по одной из основных характеристик цифрового устройства – его переключательной активности. Переключательная активность вычисляется исходя из вероятности переключения элемента. Для каждого логического элемента определена формула вычисления выходной вероятности. Формулы сведены в таблицу 1.

Табл. 1. Формулы сигнальной вероятности для элементов

Тип элемента	Формула
AND	$p(y) = p(x_1) \times p(x_2)$
OR	$p(y) = p(x_1) + p(x_2) - p(x_1) \times p(x_2)$
XOR	$p(y) = p(x_1) + p(x_2) - 2 \times p(x_1) \times p(x_2)$

Значение сигнальной вероятности используется для вычисления переключательной активности каждого составляющего узла схемы. Возможно два варианта расчёта переключательной активности элемента [3]:

$$wsa(p) = 2 \times p \times (1 - p), \quad (1)$$

где wsa – выходная переключательная активность узла, p – сигнальная вероятность переключения.

$$wsa(p) = p_1 \times wsa_2 + p_2 \times wsa_1, \quad (2)$$

где wsa – выходная переключательная активность узла, p_1, p_2 – сигнальные вероятности переключения на входах элемента, wsa_1, wsa_2 – переключательные активности на входах элемента.

Общая переключательная активность определяется как сумма переключательных активностей всех составляющих узлов схемы

$$WSA = \sum_i wsa_i. \quad (3)$$

Чем больше величина WSA , тем выше энергопотребление схемы.

Рассмотрим особенности расчёта переключательной активности пятивходовой схемы, построенной на элементах AND. На вход подаётся последовательность вероятностей $\{P\}$ с постоянными значениями:

$$p_1 = p_2 = p_3 = p_4 = p_5 = 0.5$$

Проведём расчёт WSA для двух различных топологий (рис.1 и рис.2).




Рис. 1. Топология 1




Рис. 2. Топология 2

Для вычисления переключательной активности отдельного узла будем пользоваться формулой (1). На рисунке 3 отмечены основные параметры схемы с топологией 1.

На первом этапе вычисляем сигнальную вероятность в узле А рис. 3:

$$p_A = p_1 \times p_2 = 0,5 \times 0,5 = 0,25.$$




Рис. 3. Узловые характеристики схемы

На её основе вычисляем переключательную активность узла A :

$$wsa_A = 2 \times p_A \times (1 - p_A) = 2 \times 0,25 \times (1 - 0,25) = 0,375$$

Второй этап:

$$p_B = p_A \times p_3 = 0,25 \times 0,5 = 0,125$$

$$wsa_B = 2 \times p_B \times (1 - p_B) = 2 \times 0,125 \times (1 - 0,125) = 0,21875$$

Третий этап:

$$p_C = p_B \times p_4 = 0,125 \times 0,5 = 0,0625$$

$$wsa_C = 2 \times p_C \times (1 - p_C) = 2 \times 0,0625 \times (1 - 0,0625) = 0,11719$$

Четвёртый этап:

$$p_D = p_C \times p_5 = 0,0625 \times 0,5 = 0,03125$$

$$wsa_D = 2 \times p_D \times (1 - p_D) = 2 \times 0,03125 \times (1 - 0,03125) = 0,06055$$

Таким образом, суммарная переключательная активность схемы с топологией 1 равна:

$$WSA_1 = wsa_A + wsa_B + wsa_C + wsa_D = 0,375 + 0,21875 + 0,11719 + 0,06055 = 0,77099$$

Проведя аналогичный расчёт для схемы с топологией 2, получим результат $WSA_2 = 1,0293$.

Таким образом, результаты расчёта показывают, что схема, построенная по топологии 1 требует меньших энергетических затрат по сравнению со вторым вариантом при одинаковых входных вероятностях. Однако её топология представлена "цепью" и содержит в себе максимально возможное число уровней, что обуславливает значительную задержку распространения сигнала.

III. МЕТОДИКА СИНТЕЗА ЦИФРОВЫХ СХЕМ С МИНИМАЛЬНОЙ ПЕРЕКЛЮЧАТЕЛЬНОЙ АКТИВНОСТЬЮ.

При произвольных значениях сигнальных вероятностей синтез многовходового элемента AND , OR или XOR с минимальной переключательной активностью представляет собой достаточно сложную задачу, которая требует перебора всех возможных комбинаций входных сигналов.

Проведя анализ возможных вариантов получения схемы определённой топологии, был предложен алгоритм синтеза многовходового логического элемента с минимальным энергопотреблением.

Формируется вектор $P = |p_1, p_2, \dots, p_n|$ из значений сигнальных вероятностей входов. Из множества вероятностей выбирается такая пара значений, чтобы на выходе переключательная активность будущего узла была наименьшей. Выбранная пара значений образует новый элемент. Пересчитываются сигнальные вероятности на выходе, и размерность вектора P уменьшается на единицу. Процесс повторяется пока размерность вектора больше единицы.

IV. ПРОГРАММНАЯ РЕАЛИЗАЦИЯ АЛГОРИТМА СИНТЕЗА

На основе разработанного алгоритма написана программа, позволяющая получить схему с минимальным значением переключательной активности. Работу программы следует описать на примере. Пусть требуется получить восьмивходовой сумматор по модулю 2. Значения вероятностей переключения на входах представлено множеством: $\{0,5; 0,2; 0,9; 0,5; 0,7; 0,3; 0,3; 0,1\}$. В результате работы программы получена оптимальная схема, представленная на рисунке 4. Причём значения на входах должны подаваться в следующей последовательности: $\{0,7; 0,1; 0,2; 0,5; 0,9; 0,5; 0,3; 0,3\}$.



Рис.4. Оптимальный вариант схемы

V. ЗАКЛЮЧЕНИЕ

Оценка правильности работы алгоритма проводится путём сравнения результатов программы с выборкой оптимальной схемы из всех возможных вариантов, полученных методом перебора.

[1] Гресь Т. Моделирование потребления мощности в элементах цифровых устройств / Т. Гресь, В. В. Соловьёв, И. Р. Булатова // Автометрия. – 2009. – Т. 45, № 2. – С. 105-114.

[2] Рабаи Ж. М. Цифровые интегральные схемы. Методология проектирования/ Ж. М. Рабаи, А. Чандракасан, Б. Николич. – М.: Вильямс, 2007. – 912с.

[3] Мурашко, И. А. Методы минимизации энергопотребления при самотестировании цифровых / И. А. Мурашко, В. Н. Ярмолик. – Минск: Бестпринт, 2004. – 188 с.