

Министерство образования Республики Беларусь  
Учреждение образования  
«Белорусский государственный университет  
информатики и радиоэлектроники»

Кафедра микро- и наноэлектроники

***АНАЛОГОВАЯ И ЦИФРОВАЯ МИКРОСХЕМОТЕХНИКА***

Программа, методические указания и контрольные задания  
для студентов специальности I-42 01 02 «Микро- и наноэлектроника,  
технологии и системы» заочной формы обучения

Минск 2008

УДК 621.382.8.049.77 (075.8)

ББК 32.844.1 я73

А 64

С о с т а в и т е л и :

В. И. Пачинин, Е. М. Косаревич

А 64

**Аналоговая** и цифровая микросхемотехника : программа, метод. указания и контр. задания, для студ. спец. I-41 01 02 «Микро- и наноэлектроника, технологии и системы» заоч. формы обуч. / сост. В. И. Пачинин, Е. М. Косаревич. – Минск : БГУИР, 2008. – 23 с.

В работе представлена программа дисциплины. К каждой части прилагается основная и дополнительная литература, подробные методические указания к освоению материала и вопросы для самопроверки. Приведены задачи и вопросы, входящие в индивидуальное контрольное задание, даны рекомендации по выполнению курсового проекта.

УДК 621.382.8.049.77 (075.8)

ББК 32.844.1 я73

© Пачинин В. И., Косаревич Е. М., составление, 2008

© УО «Белорусский государственный университет информатики и радиоэлектроники», 2008

## СОДЕРЖАНИЕ

ОБЩИЕ УКАЗАНИЯ .....	4
1. ЦЕЛЬ И ЗАДАЧИ ИЗУЧЕНИЯ ДИСЦИПЛИНЫ .....	4
1.1. Цель преподавания дисциплины .....	4
1.2. Задачи изучения дисциплины .....	4
2. ПРОГРАММА ДИСЦИПЛИНЫ .....	5
Часть 1. ЦИФРОВАЯ МИКРОСХЕМОТЕХНИКА .....	5
ВВЕДЕНИЕ .....	5
Раздел 1.1. Математический аппарат цифровых систем .....	5
Раздел 1.2. Базовые логические элементы .....	6
Раздел 1.3. Цифровые функциональные узлы комбинационного типа .....	8
Раздел 1.4. Интегральные триггеры .....	9
Раздел 1.5. Функциональные узлы последовательностного типа .....	10
Литература .....	11
Часть 2. АНАЛОГОВАЯ МИКРОСХЕМОТЕХНИКА .....	11
Раздел 2.1. Аналоговые функции .....	11
Раздел 2.2. Операционные усилители .....	12
Раздел 2.3. Интегральные компараторы и регуляторы, аналоговые устройства на их основе .....	12
Раздел 2.4. Интегральные аналоговые перемножители .....	12
Раздел 2.5. Аналого-цифровые (АЦП) и цифроаналоговые преобразователи (ЦАП) .....	13
Литература .....	13
3. ПРИМЕРНЫЙ ПЕРЕЧЕНЬ ТЕМ ПРАКТИЧЕСКИХ ЗАНЯТИЙ .....	13
4. ПРИМЕРНЫЙ ПЕРЕЧЕНЬ ЛАБОРАТОРНЫХ РАБОТ .....	14
5. КОНТРОЛЬНЫЕ ВОПРОСЫ ПО ДИСЦИПЛИНЕ .....	14
5.1. Цифровая микросхемотехника .....	14
5.2. Аналоговая микросхемотехника .....	17
6. КОНТРОЛЬНАЯ РАБОТА .....	18
7. КУРСОВОЕ ПРОЕКТИРОВАНИЕ .....	19
Темы курсовых проектов .....	20

## ОБЩИЕ УКАЗАНИЯ

Усвоение дисциплины «Аналоговая и цифровая микросхемотехника» базируется на подготовке студентов, которую они получают при изучении дисциплин «Теоретические основы электротехники», «Основы радиоэлектроники», «Физика активных элементов интегральных микросхем», «Микроэлектроника».

Программа предусматривает изучение дисциплины в течение двух семестров, выполнение и защиту контрольной работы и курсового проекта. Каждый семестр завершается экзаменом.

Изучение дисциплины «Аналоговая и цифровая микросхемотехника» следует вести последовательно по темам. После ознакомления с темой и методическими указаниями необходимо подобрать литературу и законспектировать основные положения темы. Рекомендуемая литература указана в конце каждой темы. При возникновении вопросов следует обратиться на кафедру (устно или письменно).

### 1. ЦЕЛЬ И ЗАДАЧИ ИЗУЧЕНИЯ ДИСЦИПЛИНЫ

#### 1.1. Цель изучения дисциплины

Дисциплина предусматривает изучение схемотехники аналоговых цифровых, и аналого-цифровых интегральных микросхем, включая БИС и сверхБИС, методов их проектирования и применения в микроэлектронной аппаратуре.

#### 1.2. Задачи изучения дисциплины

В результате изучения дисциплины «Аналоговая и цифровая микросхемотехника» студенты должны:

**знать:**

- основные схемотехнические решения, используемые в современных цифровых и аналоговых микросхемах различной степени интеграции;

**освоить:**

- методы электрического расчета и функционально-структурного проектирования аналоговых и цифровых интегральных микросхем и микроэлектронной аппаратуры на их основе;

**приобрести навыки:**

- выбора элементной базы;  
- схемотехнического анализа и синтеза;  
- определения основных параметров цифровых и аналоговых микросхем и микроэлектронной аппаратуры на их основе.

## **2. ПРОГРАММА ДИСЦИПЛИНЫ**

Дисциплина «Аналоговая и цифровая микросхемотехника» состоит из двух частей: «**Цифровая микросхемотехника**» и «**Аналоговая микросхемотехника**».

### **Часть 1. ЦИФРОВАЯ МИКРОСХЕМОТЕХНИКА**

#### **Введение**

Микросхемотехника как раздел микроэлектроники. Аналоговый и цифровой способы передачи и обработки информации. Аналоговые и цифровые микросхемы. Задачи, решаемые при схемотехническом проектировании интегральных микросхем. Роль и место схемотехнического проектирования в процессе разработки микросхем различной степени интеграции [1, с. 4-12; 2, с. 5-10; 4, с. 25-31].

#### **Раздел 1.1. Математический аппарат цифровых систем**

##### **Тема 1.1.1**

Двоичная арифметика. Способы представления информации. Представление чисел и выполнение арифметических операций. Двоичные и двоично-десятичные коды [1, с. 12-23; 2, с. 11-21].

##### **Тема 1.1.2**

Основы булевой алгебры. Логические переменные. Логические операции. Операции НЕ, И, ИЛИ, И-НЕ, ИЛИ-НЕ - определение, таблицы истинности. Основные аксиомы и теоремы булевой алгебры. Способы доказательства теорем булевой алгебры [1, с. 23-25; 2, с. 21-23; 6, с. 100-102].

##### **Тема 1.1.3**

Логические функции. Формы представления логических функций: словесная, табличная, алгебраическая, графическая. Переход от алгебраического представления к табличному. Переход от табличного представления к алгебраическому. Представление логических функций в виде СДНФ [1, с. 25-27; 2, с. 23-26; 6, с. 102-103].

##### **Тема 1.1.4**

Функционально полные наборы логических операций (элементов) [1, с. 30; 2, с. 28-29; 6, с. 105-106].

### **Тема 1.1.5**

Минимизация логических функций. Методы минимизации логических функций. Алгебраический метод минимизации логических функций. Графическое представление логических функций. Карты Карно. Минимизация логических функций с использованием карт Карно [1, с. 27-29, с. 31-34; 2, с. 26-28, с. 97-99; 6, с. 103-105; 10, с. 18-27].

### **Тема 1.1.6**

Минимизация инверсий функций. Частично (не полностью) определенные функции. Минимизация частично определенных функций [1, с. 29-30, с. 34; 2, с. 28, с. 100; 10, с. 27-30].

### **Тема 1.1.7**

Минимизация системы функций. Совместная минимизация нескольких функций [1, с. 41-42; 2, с. 100-101].

### **Тема 1.1.8**

Минимизация функций большого числа переменных. Метод факторизации. Декомпозиция логических функций [1, с. 39-41].

## **Раздел 1.2. Базовые логические элементы**

### **Тема 1.2.1**

Логические элементы и их характеристики. Логические (цифровые) сигналы. Положительная и отрицательная логика. Статические характеристики и параметры логических элементов. Прямая передаточная, входная, выходная характеристики. Динамические характеристики и параметры логических элементов [1, с. 53-62; 2, с. 31-49; 4, с. 23-31; 8, с. 9-14; 9, с. 7-16; 10, с. 40-43].

### **Тема 1.2.2**

Методы анализа логических элементов. Метод кусочно-линейной аппроксимации характеристик. Кусочно-линейная аппроксимация характеристик биполярного интегрального транзистора. Анализ работы биполярного транзистора в ключевом режиме [4, с. 56-67; 5, с. 282-305; 6, с. 93-95].

### **Тема 1.2.3**

Типы логических элементов. Этапы развития схемотехники логических (цифровых) интегральных микросхем. Логические элементы на биполярных транзисторах. Логические элементы на МДП- (МОП-) транзисторах. Логические элементы на совмещенных биполярных и МОП-транзисторах (БиК-МОП-схемы) [5, с. 411-431, с. 434-435; 6, с. 106-115].

#### **Тема 1.2.4**

Элементная база цифровых БИС. Особенности структуры и элементной базы цифровых БИС и СБИС. Элементы внутренней структуры, входные и выходные трансляторы [2, с. 90-94; 3, с. 9-14; 11, с. 29-34].

#### **Тема 1.2.5**

Элементы ТТЛ, ТТЛШ. Элемент ТТЛ с простым инвертором. Физика работы, характеристики, параметры. Элемент ТТЛШ с простым инвертором. Физика работы, характеристики, параметры [1, с. 74-81; 2, с. 43-51; 9, с. 91-97; 11, с. 50-53].

#### **Тема 1.2.6**

Элементы ТТЛШ со сложным инвертором. Схемотехника, физика работы, характеристики, параметры [1, с. 83-86; 8, с. 18-24].

#### **Тема 1.2.7**

Маломощные элементы ТТЛШ. Схемотехника, физика работы, характеристики, параметры. Улучшенные маломощные элементы ТТЛШ. Схемотехника, физика работы, характеристики, параметры [7, с. 39-42; 8, с. 18-24].

#### **Тема 1.2.8**

Модификации элементов ТТЛШ. Элементы И-ИЛИ-НЕ. Элементы с открытым коллектором. Элементы внутренней структуры БИС. Входные трансляторы. Выходные трансляторы ТТЛШ БИС. Схемы с тремя состояниями выхода [1, с. 86-89; 9, с. 108-114; 11, с. 71-75].

#### **Тема 1.2.9**

Элементы КМОП-логики. Инвертор КМОП: схемотехника, физика работы, характеристики, параметры. Элементы И-НЕ, ИЛИ-НЕ КМОП-логики. Сложно-функциональные элементы КМОП-логики [1, с. 106-115; 2, с. 86-90; 7, с. 116-118; 9, с. 166-168; 11, с. 89-90].

#### **Тема 1.2.10**

Схемы КМОП-логики с тремя состояниями выхода. Двухнаправленные ключи КМОП [1, с. 115-116; 5, с. 430-431; 6, с. 113-114; 9, с. 174-177; 11, с. 102-103].

#### **Тема 1.2.11**

БиКМОП-логика. Схемотехника цифровых БиКМОП-элементов БИС. Варианты базовых схем БиКМОП логических элементов, схемотехника, физика работы, характеристики, параметры [5, с. 434-435; 9, с. 357-358; 11, с. 107-113].

## **Раздел 1.3. Цифровые функциональные узлы комбинационного типа**

### **Тема 1.3.1**

Основные этапы схемотехнического проектирования цифровых БИС. Структурный синтез. Анализ структурных схем. Разработка электрических схем [1, с. 5-10; 3, с. 39-46].

### **Тема 1.3.2**

Комбинационные устройства (КУ). Общая методика синтеза комбинационных устройств. Структурный синтез в различных логических базисах. Структурный синтез в логических базисах И-НЕ, ИЛИ-НЕ, И-ИЛИ-НЕ, ИЛИ-НЕ – монтажное ИЛИ [1, с. 125-129; 3, с. 42-46; 10, с. 43-45].

### **Тема 1.3.3**

Анализ структурных схем. Опасные состязания в комбинационных схемах. Разработка электрических схем, элементное (библиотечное) и компонентное проектирование [1, с. 130-131; 10, с. 55-63].

### **Тема 1.3.4**

Основные типы комбинационных узлов и их структурный синтез. Преобразователи кодов. Преобразователи двоичного кода в обратный и дополнительный коды, их применение. Преобразователи двоично-десятичных кодов [1, с. 131-132; 10, с. 107-109].

### **Тема 1.3.5**

Шифраторы, их структурный синтез. Дешифраторы, схемотехника, принцип построения. Стробируемые дешифраторы [1, с. 132-138; 3, с. 46-54; 10, с. 87-96; с. 102-107].

### **Тема 1.3.6**

Мультиплексоры, их структурный синтез. Демультимплексоры. Применение мультиплексоров. Использование мультиплексоров в качестве универсальных логических элементов для реализации произвольных логических функций. Проектирование комбинационных устройств на основе мультиплексоров [1, с. 138-144; 3, с. 54-64; 10, с. 96-102].

### **Тема 1.3.7**

Комбинационные сумматоры и их структурный синтез. Сумматор на элементах «исключающее ИЛИ». Сумматор на элементах И-ИЛИ-НЕ. Многоразрядные комбинационные сумматоры [1, с. 145-149; 3, с. 77-90; 6, с. 331-334; 10, с. 120-132].

## **Раздел 1.4. Интегральные триггеры**

### **Тема 1.4.1**

Интегральные триггеры. Классификация триггеров. Основные типы триггеров. Асинхронные, синхронизируемые уровнем, синхронизируемые фронтом триггеры. RS-, JK-, D-, T-триггеры. Основные параметры триггеров [1, с. 156-163; 2, с. 101-107; 9, с. 233-239].

### **Тема 1.4.2**

Бистабильные ячейки, анализ их работы. Асинхронные RS-триггеры. RS-триггеры, синхронизируемые уровнем. RS-триггеры на элементах И-НЕ, ИЛИ-НЕ, И-ИЛИ-НЕ [1, с. 163-166, с. 175-183; 2, с. 156-159, с. 174-177; 9, с. 239-246; 10, с. 166-172].

### **Тема 1.4.3**

Триггеры, синхронизируемые фронтом. Двухступенчатые триггеры. RS-триггеры, синхронизируемые фронтом [1, с. 183-186; 2, с. 159-162, с. 185-187; 3, с. 112-113; 10, с. 177-179].

### **Тема 1.4.4**

JK-триггеры. Двухступенчатые JK-триггеры. JK-триггер, использующий задержку [1, с. 183-186; 2, с. 185-187; 10, с. 179-187, с. 198-200].

### **Тема 1.4.5**

D-триггеры. D-триггеры, синхронизируемые уровнем. D-триггеры, синхронизируемые фронтом. Двухступенчатые D-триггеры. D-триггеры на трех бистабильных ячейках [1, с. 177-181, с. 186-190; 2, с. 177-179, с. 187-193; 10, с. 172-177, с. 188-193].

### **Тема 1.4.6**

T-триггеры. Реализация T-триггеров [1, с. 160-161; 2, с. 154; 10, с. 187-188, с. 193-195].

### **Тема 1.4.7**

Асинхронные входы триггеров [10, с. 196-198].

### **Тема 1.4.8.**

Словари переходов триггеров. Составление словарей переходов триггеров. Словари переходов триггеров RS-, JK-, D-, T-типов [1, с. 166, с. 207; 2, с. 158-159, с. 209].

## **Раздел 1.5. Функциональные узлы последовательного типа**

### **Тема 1.5.1**

Последовательностные устройства. Общее понятие о последовательностных цифровых схемах. Основные типы последовательностных функциональных узлов. Структура и способы описания последовательностных узлов [1, с. 204-207; 2, с. 199-202; 3, с. 121-123].

### **Тема 1.5.2**

Проектирование последовательностных устройств. Методика структурного синтеза последовательностных узлов на основе триггеров: составление таблиц внутренних состояний, получение и минимизация функций входов, составление структурной схемы. Анализ структурных схем [1, с. 207-212; 2, с. 202-207; 3, с. 123-129].

### **Тема 1.5.3**

Счетчики. Классификация, основные параметры счетчиков. Последовательные (асинхронные), параллельные (синхронные) двоичные счетчики, их построение, функционирование, сравнительный анализ параметров [1, с. 218-219, с. 224-228; 2, с. 211, с. 216-219; 3, с. 150-157; 6, с. 344-351; 10, с. 252-262].

### **Тема 1.5.4**

Счетчики с произвольным коэффициентом счета, их структурный синтез. Двоично-десятичные счетчики. Структурный синтез двоично-десятичных счетчиков. Реверсивные счетчики [1, с. 219-222; 2, с. 211-215; 3, с. 57-162; 6, с. 351-354; 10, с. 262-270].

### **Тема 1.5.5**

Регистры. Классификация регистров. Регистры памяти, их реализация на D- и RS-триггерах. Регистры сдвига. Регистры сдвига на D-, RS-триггерах. Регистры сдвига с параллельным вводом информации, проектирование таких регистров. Реверсивные регистры сдвига. Применение регистров. Кольцевые счетчики на базе сдвиговых регистров [1, с. 215-218, с. 212-215, с. 222-224; 2, с. 208-210, с. 202-204, с. 215-216; 3, с. 143-150; 6, с. 354-356; 10, с. 206-208, с. 276-280].

### **Тема 1.5.6**

Генераторы кодов. Методы построения генераторов кодов, их структурный синтез. Применение генераторов кодов [1, с. 228-233; 2, с. 220-222].

## ЛИТЕРАТУРА

### *Основная*

1. Алексенко, А. Г. Микросхемотехника : учеб. пособие для вузов / А. Г. Алексенко, И. И. Шагурин. – 2-е изд. – М. : Радио и связь, 1990.
2. Алексенко, А. Г. Микросхемотехника : учеб. пособие для вузов / А. Г. Алексенко, И. И. Шагурин. – 1-е изд. – М. : Радио и связь, 1982.
3. Угрюмов, Е. П. Цифровая схемотехника / Е. П. Угрюмов. – СПб. : БХВ-Петербург, 2001.

### *Дополнительная*

4. Алексенко, А. Г. Основы микросхемотехники / А. Г. Алексенко. – 3-е изд. – М. : Радио и связь, 2002.
5. Степаненко, И. П. Основы микроэлектроники / И. П. Степаненко. – 2-е изд. – М. : Радио и связь, 2004.
6. Титце, У. Полупроводниковая схемотехника / У. Титце, К. Шенк ; пер. с нем. – М. : Мир, 1982.
7. Цифровые и аналоговые интегральные микросхемы : справочник / под ред. С. В. Якубовского. – М. : Радио и связь, 1989.
8. Применение интегральных микросхем в электронной вычислительной технике : справочник / под ред. Б. И. Файзулаева – М. : Радио и связь, 1987.
9. Расчет элементов цифровых устройств : учеб. пособие / Л. Н. Преснухин [и др]. – 2-е изд. – М. : Высш. школа, 1991.
10. Потемкин, И. С. Функциональные узлы цифровой автоматики / И. С. Потемкин. – М. : Энергоатомиздат, 1988.
11. Белоус, А. И. Схемотехника цифровых микросхем для систем обработки и передачи информации / А. И. Белоус, В. Б. Яржембицкий. – М., 2001.
12. Уэйкерли, Дж. Проектирование цифровых устройств: В 2 т. / Дж. Уэйкерли ; пер. с англ. – М. : Постмаркет, 2002. – Т.1 – 544 с., Т.2 – 528 с.
13. Косаревич, Е. М. Электронный учебно-методический комплекс по курсу «Цифровая микросхемотехника» / Е. М. Косаревич – Минск : БГУИР, 2006.

## **Часть 2. АНАЛОГОВАЯ МИКРОСХЕМОТЕХНИКА**

### **Раздел 2.1. Аналоговые функции**

#### **Тема 2.1.1**

Основные и специальные аналоговые функции. Номенклатура аналоговых микросхем. Принципы аналоговой микросхемотехники. Основные аналоговые функции. Специальные аналоговые функции. Эталоны тока и напряжения [1, с. 10-15; 2, с. 352-374].

### **Тема 2.1.2**

Подсхемы аналоговых микросхем. Дифференциальные каскады. Схемы Дарлингтона. Схемы сдвига уровня. Выходные каскады. Защита от короткого замыкания выходных каскадов. Динамическая нагрузка [1, с. 15-22; 2, с. 375-381].

## **Раздел 2.2. Операционные усилители**

### **Тема 2.2.1**

Схемотехника операционных усилителей. Простейший ОУ. ОУ первого и последующих поколений. Схемотехнические варианты ОУ. Основные характеристики и параметры ОУ. Методы коррекции частотных и фазовых характеристик. Особенности схемотехники микромощных и низковольтных ОУ [2, с. 381-385]

### **Тема 2.2.2**

Аналоговые устройства на основе ОУ. Основные способы включения ОУ. Реализация основных аналоговых функций. Два основных варианта включения ОУ. Суммирующие усилители. Логарифмические усилители. Интеграторы и дифференциаторы. Анализ ошибок преобразования. Автогенераторы. Активные RC-фильтры. Преобразователи полного сопротивления [1, с. 22-38; 2, с. 385-412; 3, с. 190-244].

## **Раздел 2.3. Интегральные компараторы и регуляторы, аналоговые устройства на их основе**

### **Тема 2.3.1**

Схемотехника компараторов напряжения. Схемотехника компараторов напряжения, их основные параметры. Импульсные схемы на основе компараторов. Детекторы уровня. Триггер Шмита. Ждущий мультивибратор [1, с. 38-42; 2, с. 436-443].

### **Тема 2.3.2**

Стабилизаторы тока и напряжения. Простейший стабилизатор тока. Типы стабилизаторов тока и их схемотехническая реализация. Вторичные источники питания. Ключевой стабилизатор напряжения. Защита от короткого замыкания [1, с. 42-44; 2, с. 455-462].

## **Раздел 2.4. Интегральные аналоговые перемножители**

### **Тема 2.4.1**

Схемотехника аналоговых перемножителей. Перемножение аналоговых сигналов с помощью ОУ. Радиотехнические преобразования с помощью аналоговых перемножителей [1, с. 44-45; 2, с. 462-470; 3, с. 53-66].

## Раздел 2.5. Аналого-цифровые (АЦП) и цифроаналоговые преобразователи (ЦАП)

### Тема 2.5.1

Схемотехника АЦП, их параметры. Интегрирующие АЦП развертывающего и многошагового типа. АЦП с поразрядным уравниванием. Методы улучшения характеристик АЦП. Схемы усилителей выборки-хранения для АЦП. Аналоговые коммутаторы. Многоканальные АЦП [1, с. 46-48].

### Тема 2.5.2

Схемотехника типовых ЦАП. Простейшие варианты ЦАП. Схемотехника типовых ЦАП, их параметры. Методы улучшения характеристик ЦАП [1, с. 48; 2 с. 443-451].

## ЛИТЕРАТУРА

### *Основная*

1. Пачинин, В. И. Электронный учебно-методический комплекс по курсу «Аналоговая и цифровая микросхемотехника» Ч. 2. / В. И. Пачинин. – Минск : БГУИР, 2007.

2. Алексенко, А. Г. Микросхемотехника : учеб. пособие для вузов / А. Г. Алексенко, И. И. Шагурин. – 2-е изд. – М. : Радио и связь. 1990.

3. Свирид, И. Л. Микросхемотехника аналоговых устройств : учеб. пособие для вузов / И. Л. Свирид. – М. : Дизайн ПРО, 1998.

### *Дополнительная*

4. Павлов, В. Н. Схемотехника аналоговых электронных устройств: учеб. для вузов / В. Н. Павлов, В. Н. Ногин. – 2-е изд. испр. – М. : Горячая линия – Телеком, 2003.

5. Опадчий, Ю. Ф. Аналоговая и цифровая электроника. – Полный курс: учеб. для вузов / Ю. Ф. Опадчий, О. П. Гладкин, А. И. Гуров; под ред. О. П. Глудкина. – М. : Горячая линия – Телеком. 2002.

6. Ткаченко, Ф. А. Техническая электроника / Ф. А. Ткаченко. – Минск : Дизайн ПРО, 2000.

## 3. ПРИМЕРНЫЙ ПЕРЕЧЕНЬ ТЕМ ПРАКТИЧЕСКИХ ЗАНЯТИЙ

1. Составление логических функций.
2. Минимизация логических функций с помощью карт Карно.
3. Совместная минимизация системы логических функций.
4. Анализ работы логических элементов.
5. Структурный синтез преобразователей кодов.

6. Структурный синтез КУ на мультиплексорах.
7. Анализ работы RS-триггеров.
8. Анализ работы тактируемых RS-триггеров.
9. Анализ работы JK-триггеров.
10. Анализ работы D-триггеров.
11. Структурный синтез счетчиков с произвольным коэффициентом счета.
12. Структурный синтез двоично-десятичных счетчиков.

#### **4. ПРИМЕРНЫЙ ПЕРЕЧЕНЬ ЛАБОРАТОРНЫХ РАБОТ**

1. Логические операции.
2. Логические элементы ТТЛ/ТТЛШ с простым инвертором.
3. Логические элементы ТТЛШ со сложным инвертором.
4. Улучшенные маломощные элементы ТТЛШ.
5. Интегральные триггеры.
6. Комбинационные устройства.
7. Счетчики числа импульсов

#### **5. КОНТРОЛЬНЫЕ ВОПРОСЫ ПО ДИСЦИПЛИНЕ**

##### **5.1. Цифровая микросхемотехника**

1. Цифровой способ передачи и обработки информации. Логические переменные, логические сигналы. Положительная и отрицательная логики.
2. Логические операции (определение, алгебраическая запись, таблицы истинности).
3. Основные аксиомы и теоремы булевой алгебры.
4. Логическая операция И. Определение, таблица истинности, реализация.
5. Логическая операция ИЛИ. Определение, таблица истинности, реализация.
6. Логическая операция И-НЕ. Определение, таблица истинности, реализация.
7. Логическая операция ИЛИ-НЕ. Определение, таблица истинности, реализация.
8. Функционально полные наборы логических операций (элементов).
9. Логические функции. Формы представления логических функций.
10. Табличный способ представления логических функций. Сокращенные таблицы истинности.
11. Переход от алгебраической формы представления логических функций к табличной.
12. Переход от табличной формы к алгебраической форме задания логических функций.

13. СДНФ задания логических функций.
14. Представление логических функций на картах Карно.
15. Минимизация логических функций. Алгебраический способ минимизации логических функций.
16. Минимизация логических функций с помощью карт Карно.
17. Минимизация инверсий логических функций.
18. Частично определенные логические функции и их минимизация.
19. Совместная минимизация нескольких логических функций.
20. Карты Карно функций 5-, 6-ти переменных. Минимизация таких функций.
21. Минимизация функций большого числа переменных. Метод факторизации. Метод декомпозиции.
22. Статические характеристики и параметры логических элементов.
23. Динамические характеристики и параметры логических элементов.
24. Элементы ТТЛ с простым инвертором. Физика работы, статические характеристики.
25. Элементы ТТЛ с простым инвертором. Динамические характеристики.
26. Элементы ТТЛШ с простым инвертором. Физика работы, статические характеристики.
27. Элементы ТТЛШ с простым инвертором. Динамические характеристики.
28. Входные характеристики элементов ТТЛ/ТТЛШ.
29. Выходные характеристики элементов ТТЛ/ТТЛШ.
30. Элементы ТТЛШ со сложным инвертором. Схемотехника, физика работы.
31. Элементы ТТЛШ со сложным инвертором. Схемотехника, параметры.
32. Маломощные элементы ТТЛШ (LS). Схемотехника, физика работы, параметры.
33. Улучшенные маломощные элементы ТТЛШ (ALS). Схемотехника, физика работы, параметры.
34. Элементы И-ИЛИ-НЕ ТТЛШ.
35. Элементы ТТЛШ с тремя состояниями выхода.
36. Элементная база и особенности структуры БИС и СБИС.
37. Входные трансляторы ТТЛШ.
38. Выходные трансляторы ТТЛШ. Схемы с открытым коллектором.
39. КМОП-логика. Физика работы, параметры.
40. Элементы И-НЕ КМОП-логики. Схемотехника, физика работы, параметры.
41. Элементы ИЛИ-НЕ КМОП-логики. Схемотехника, физика работы, параметры.
42. Элементы И-ИЛИ-НЕ (ИЛИ-И-НЕ) КМОП-логики. Схемотехника, физика работы, параметры.
43. КМОП-логика. Элементы с тремя состояниями выхода.

44. КМОП-логика. Двухнаправленные ключи.
45. БиКМОП-логика. Назначение, принципы построения элементов.
46. БиКМОП-логика. Схемотехника, физика работы.
47. Основные этапы схемотехнического проектирования БИС.
48. Комбинационные устройства. Методика проектирования комбинационных устройств.
49. Структурный синтез комбинационных устройств (логический базис И-НЕ).
40. Структурный синтез КУ. (Логический базис ИЛИ-НЕ).
51. Структурный синтез КУ. (Логический базис И-ИЛИ-НЕ).
52. Анализ структурных схем. Опасные состязания в комбинационных схемах.
53. Разработка электрических схем, элементное (библиотечное) и компонентное проектирование.
54. Преобразователи кодов. Их структурный синтез.
55. Шифраторы. Их структурный синтез.
56. Дешифраторы, схемотехника, области применения.
57. Мультиплексоры, их структурный синтез.
58. Применение мультиплексоров. Применение мультиплексоров в качестве универсальных логических элементов.
59. Демультимплексоры. Схемотехника, области применения.
60. Комбинационные сумматоры. Их структурный синтез.
61. Сумматоры на элементах «исключающее ИЛИ»
62. Сумматор на элементах И-ИЛИ-НЕ.
63. Интегральные триггеры. Классификация.
64. Бистабильные ячейки на элементах ИЛИ-НЕ.
65. Бистабильные ячейки на элементах И-НЕ.
66. RS-триггеры, синхронизируемые уровнем.
67. Методы построения триггеров, синхронизируемых фронтом.
68. RS-триггеры, синхронизируемые фронтом.
69. JK-триггеры. Двухступенчатые JK триггеры.
70. JK-триггер, использующий задержку.
71. D-триггеры, синхронизируемые уровнем.
72. D-триггеры, синхронизируемые фронтом.
73. D-триггеры на трех бистабильных ячейках .
74. Асинхронные входы синхронных триггеров.
75. Словари переходов триггеров.
76. Устройства последовательностного типа. Классификация, общая структура.
77. Методика структурного синтеза последовательностных устройств.
78. Счетчики числа импульсов. Классификация, основные параметры.
79. Двоичные асинхронные счетчики.
80. Двоичные синхронные счетчики.

81. Счетчики с произвольным коэффициентом счета. Их структурный синтез.
82. Двоично-десятичные счетчики. Их структурный синтез.
83. Регистры, классификация, применение.
84. Регистры памяти.
85. Регистры сдвига.
86. Комбинированные регистры, их структурный синтез.
87. Применение регистров. Счетчики на основе регистров.
88. Генераторы кодов.

## 5.2. Аналоговая микросхемотехника

1. В чем суть концепций идеализации подсхем и макромоделирования структур?
2. Каким образом в технике аналоговых ИС реализуется «избыточность» качества и для чего эта избыточность нужна?
3. Охарактеризуйте основные аналоговые функции и основные типы аналоговых ИС.
4. Что отображают аналоговые эталоны и как они реализуются?
5. Охарактеризуйте основные принципы схемотехники аналоговых ИС.
6. Что такое идеальный дифференциальный каскад и каковы его параметры?
7. Дифференциальный каскад на биполярных транзисторах с резистивной нагрузкой.
8. Дифференциальный каскад на полевых транзисторах.
9. Выходной каскад операционного усилителя.
10. Структура операционного усилителя и принцип его работы.
11. Основные схемы включения операционного усилителя.
12. Структура простейшего активного низкочастотного RC-фильтра.
13. Структура простейшего активного высокочастотного RC-фильтра.
14. Что такое конвертор полного сопротивления?
15. Что такое умножитель емкости?
16. Что такое гиратор?
17. Охарактеризуйте работу операционного усилителя в компараторном включении.
18. Охарактеризуйте структуру и механизм работы параллельного АЦП.
19. Охарактеризуйте структуру и механизм работы следящего цифро-аналогового преобразователя.
20. Какие структуры стабилизаторов напряжения и тока вы знаете?
21. Интегральный стабилизатор напряжения.
22. Опишите работу ключевого стабилизатора напряжения.
23. Опишите принципы схемотехнического построения интегральных аналоговых перемножителей.
24. Какие радиотехнические преобразования можно выполнить на основе аналоговых перемножителей?

## 6. КОНТРОЛЬНАЯ РАБОТА

Целью контрольной работы является закрепление пройденного в первом семестре материала по первой части курса «Аналоговая и цифровая микросхемотехника».

Каждый студент выполняет вариант контрольной работы, номер которого соответствует порядковому номеру фамилии студента в зачетной ведомости.

Первая задача посвящена описанию и анализу работы базовых логических элементов, вторая – разработке структурной схемы комбинационного устройства – преобразователя кодов.

### Задача №1

Привести электрическую схему и описать работу базового элемента типа \_\_\_\_\_ *< данные своего варианта >* \_\_\_\_\_

Провести сравнение основных параметров данного элемента с параметрами элементов других типов.

### Задача №2

Провести структурный синтез и построить структурную схему комбинационного преобразователя кодов:

Входной код – \_\_\_\_\_ *< данные своего варианта >* \_\_\_\_\_

Выходной код – \_\_\_\_\_ *< данные своего варианта >* \_\_\_\_\_

Логический базис – \_\_\_\_\_ *< данные своего варианта >* \_\_\_\_\_

При проведении структурного синтеза необходимо учесть наличие различных (избыточных) наборов логических переменных и возможность совместной минимизации нескольких функций.

### Варианты заданий для контрольной работы

#### Задача 1

Вариант	Тип базового элемента
01, 16, 17	ТТЛ с простым инвертором
02, 15, 18	ТТЛШ с простым инвертором
03, 14, 19	ТТЛ со сложным инвертором
04, 13, 20	ТТЛШ со сложным инвертором
05, 12, 21	ЭСЛ
06, 11, 22	Инвертор КМОП-логики
07, 10, 23	Элемент И-НЕ КМОП-логики
08, 09, 24	Элемент ИЛИ-НЕ КМОП-логики

## Задача 2

Входной код	Выходной код	Логический базис	Вариант
8-4-2-1	Код Айкиена	И-НЕ	01
		ИЛИ-НЕ	02
		И-ИЛИ-НЕ	03
		ИЛИ-НЕ, монтажное ИЛИ	04
	Код «с избытком три»	И-НЕ	05
		ИЛИ-НЕ	06
		И-ИЛИ-НЕ	07
		ИЛИ-НЕ, монтажное ИЛИ	08
Код Айкиена	8-4-2-1	И-НЕ	09
		ИЛИ-НЕ	10
		И-ИЛИ-НЕ	11
		ИЛИ-НЕ, монтажное ИЛИ	12
	Код «с избытком три»	И-НЕ	13
		ИЛИ-НЕ	14
		И-ИЛИ-НЕ	15
		ИЛИ-НЕ, монтажное ИЛИ	16
Код «с избытком три»	8-4-2-1	И-НЕ	17
		ИЛИ-НЕ	18
		И-ИЛИ-НЕ	19
		ИЛИ-НЕ, монтажное ИЛИ	20
	Код Айкиена	И-НЕ	21
		ИЛИ-НЕ	22
		И-ИЛИ-НЕ	23
		ИЛИ-НЕ, монтажное ИЛИ	24

## 7. КУРСОВОЕ ПРОЕКТИРОВАНИЕ

Темы курсового проекта разработаны в соответствии с учебным планом курса «Аналоговая и цифровая микросхемотехника».

Задание для курсового проекта выдаётся на установочной сессии перед началом семестра. По каждой теме курсового проекта назначается руководитель из числа преподавателей кафедры. Студенту предоставляется право выбрать тему курсового проекта из предлагаемого преподавателем перечня. При участии студента составляется задание, которое содержит тему проекта, исходные данные, состав, сроки исполнения этапов и всего проекта в целом.

Изменения в задании в обоснованных случаях вносятся только с разрешения заведующего кафедрой.

Материалы курсового проекта должны быть оформлены в соответствии с требованиями стандарта университета СТП 12-32-84 «Учебно-методическая, научно-исследовательская, редакционно-издательская документация и студенческие работы. Правила оформления графических материалов» и требованиями ЕСКД.

Вся работа студента при выполнении курсового проекта проводится под контролем руководителя, который обеспечивает:

- контроль за правильностью принимаемых решений;
- контроль за соблюдением плановых сроков выполнения этапов;
- проверку всех материалов, составляющих работу.

Готовность курсового проекта определяется руководителем и подтверждается его подписью на расчетно-пояснительной записке и графическом материале. Курсовой проект считается готовым, если выполнены все пункты, предусмотренные заданием.

Все материалы курсового проекта после установления его готовности представляются комиссии, назначаемой кафедрой, и защищаются студентом по всем разделам, предусмотренным заданием. По результатам выполнения работы и защиты выставляется оценка с учетом объема и качества выполнения проекта; оригинальности и самостоятельности решений; умения излагать результаты работы, обосновывать и защищать принятые решения и отвечать на заданные вопросы.

### **Темы курсовых проектов**

#### **1. Двоично-десятичный счетчик с дешифратором для вывода информации на семисегментный индикатор**

*Исходные данные для проекта:*

Тип счетчика – суммирующий;  
– вычитающий;  
– реверсивный.

Внутренний код счетчика – код 8-4-2-1;  
– код Айка; *Айка*;  
– код «с избытком три».

Тип триггеров – RS;  
– JK;  
– D.

Элементная база – ТТЛШ (S);  
– ТТЛШ (LS);  
– ТТЛШ (ALS);  
– КМОП.

Тип индикатора – светодиодный с общим анодом;  
– светодиодный с общим катодом.

## **2. Двоично-десятичный счетчик с преобразователем кодов на выходе**

*Исходные данные для проекта:*

Тип счетчика – суммирующий;  
– вычитающий;  
– реверсивный.

Внутренний код счетчика – код 8-4-2-1;  
– код Айкана;  
– код «с избытком три».

Тип триггеров – RS;  
– JK;  
– D.

Элементная база – ТТЛШ (S);  
– ТТЛШ (LS);  
– ТТЛШ (ALS);  
– КМОП.

Тип индикатора – светодиодный с общим анодом;  
– светодиодный с общим катодом.

## **3. Двоично-десятичный счетчик с предварительной установкой**

*Исходные данные для проекта:*

Тип счетчика – суммирующий;  
– вычитающий;  
– реверсивный.

Внутренний код счетчика – код 8-4-2-1;  
– код Айкана;  
– код «с избытком три».

Тип триггеров – RS;  
– JK;  
– D.

Элементная база – ТТЛШ (S);  
– ТТЛШ (LS);  
– ТТЛШ (ALS);  
– КМОП.

Тип индикатора – светодиодный с общим анодом;  
– светодиодный с общим катодом.

**Содержание расчетно-пояснительной записки (перечень подлежащих разработке вопросов)**

1. Введение.
2. Аналитический обзор.
3. Выбор и описание работы элементной базы.
4. Синтез структурной схемы.
5. Анализ структурной схемы.

6. Разработка электрической схемы и описание ее работы.
7. Заключение.
8. Список использованной литературы.

**Перечень необходимого графического материала (обязательных чертежей и графиков)**

1. Структурная схема устройства.
2. Временные диаграммы работы устройства.
3. Библиотека используемых элементов.

Учебное издание

## **АНАЛОГОВАЯ И ЦИФРОВАЯ МИКРОСХЕМОТЕХНИКА**

Программа, методические указания и контрольные задания  
для студентов специальности I-42 01 02 «Микро- и наноэлектроника,  
технологии и системы» заочной формы обучения

С о с т а в и т е л и :

**Пачинин** Виталий Иванович  
**Косаревич** Евгений Михайлович

Редактор М. В.Тезина

Корректор Е. Н. Батурчик

---

Подписано в печать 30.05.2008.

Гарнитура «Таймс».

Уч.-изд. л. 1,2.

Формат 60×84 1/16.

Печать ризографическая.

Тираж 50 экз.

Бумага офсетная.

Усл. печ. л. 1,51.

Заказ 76.

---

Издатель и полиграфическое исполнение: Учреждение образования  
«Белорусский государственный университет информатики и радиоэлектроники»  
ЛИ №02330/0056964 от 01.04.2004. ЛП №02330/0131666 от 30.04.2004.

220013, Минск, П. Бровки, 6