

Данная реализация обеспечивает два отдельных блока сравнения, двойную буферизацию регистров порога сравнения (OCRn), один блок захвата, подавитель шума на входе блока захвата, автоматическую перезагрузку, ряд независимых источников прерывания (TOVn, OCFnA, OCFnB, ICFn). В регистре таймера/счетчика TCNTn происходит перезапись числа, соответствующего текущему значению счета. Регистр таймера/счетчика обеспечивает доступ, и для чтения, и для операций записи, к 8-разрядному модулю таймера/счетчика.

Регистры TCCRnA и TCCRnB – 8-разрядные регистры управления таймерами.

Регистры OCRnA и OCRnB – это регистры порогов сравнения, в которые занесены числа, значения регистров порогов сравнения, непрерывно сравниваются со значением счетчика. При совпадении значений сравниваемых регистров устанавливается соответствующий флаг прерываний (OCFnA/B), который в свою очередь может служить источником прерывания.

Регистр захвата (ICRn) позволяет запомнить состояние таймера/счетчика при возникновении заданного внешнего события (фронт внешнего сигнала) на входе захвата фронта ICPn или на выходах аналогового компаратора. На входе захвата фронта предусмотрена схема цифровой фильтрации (шумоподавитель) для снижения риска срабатывания схемы захвата от помехи.

Шумоподавитель повышает помехозащищенность за счет использования простой схемы цифровой фильтрации. Включается установкой соответствующего бита в регистре управления таймером/счетчиком B.

Каждый таймер микроконтроллера может работать от двух разных источников тактовых импульсов: внешних или импульсов, формируемых внутренней схемой МК. Сигнал от источника импульсов попадает на вход предварительного делителя, который предназначен для расширения диапазон формируемых частот и длительностей таймера (частота может быть изменена в 8, 32, 64, 128, 256 или 1024 раз). Также предделитель используется, когда необходимо получить большой интервал времени (используется выход на 1024) при использовании в качестве источника тактового генератора МК. Важным является выполнение сброса параметров предделителя (т.к. он работает постоянно) с учетом его совместного использования разными таймерами.

На рисунке 2 представлена структурная схема предделителя.




Рисунок 2 – Структурная схема предделителя

Предделитель представляет собой делитель частоты с выходным счетчиком, скомпонованным из триггеров. Группы сигналов CS0 и CS1 позволяют выбрать в качестве тактового сигнала таймеров/счетчиков (clk) необходимый выход предделителя, нулевой (что приостановит их работу) или внешний сигналы. Внешний сигнал подключается к выводу T1/T0. Вывод T1/T0 опрашивается каждый такт системной синхронизации логикой синхронизации данного вывода.

Таким образом, выбранное структурное решение таймера/счетчика может быть использовано при проектировании 8-битного микроконтроллера с архитектурой компьютера с сокращенным набором команд.

Список использованных источников:

1. Евстифеев, А. В. Микроконтроллеры AVR семейств Tiny и Mega фирмы ATMEL / А. В. Евстифеев. – 5-е изд., стр. – М. : Додэка-XXI, 2008. – 250 с.