




СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК

(19) SU (11) 1229757 A1

(5D) 4 G 06 F 7/52

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ



- (21) 3511015/24-24
- (22) 12.11.82
- (46) 07.05.86. Бюл. № 17
- (71) Минский радиотехнический институт
- (72) Л.Г.Лопато, А.А.Шостак
и Л.О.Шпаков
- (53) 681.325.5(088.8)
- (56) Авторское свидетельство СССР
№ 1035600, кл. G 06 F 7/52, 1981.
Авторское свидетельство СССР
№ 1157542, кл. G 06 F 7/52, 13.09.82.

(54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ
(57) Изобретение относится к вычислительной технике и может быть использовано при разработке быстродействующих устройств для умножения двоичных и десятичных чисел. Целью изобретения является расширение области применения устройства за счет возможности умножения на нем и десятичных чисел. Устройство содержит регистры множимого, множителя и результата, блок кратных, блок частичных произведений, блок двоичного суммирования, блок суммирования тетрадных переносов, блок коррекции, блок десятичного суммирования и ком-

мутатор. Цель достигнута за счет введения в устройство блока кратных, блока суммирования тетрадных переносов, блока коррекций, блока десятичного суммирования и коммутатора. При этом выход регистра множимого соединен с входом блока кратных, выход которого соединен с вторым входом блока частичных произведений. Выходы тетрадных переносов блока двоичного суммирования соединены соответственно с входами блока суммирования тетрадных переносов, выходы которого соединены соответственно с первой группой входов блока коррекций, вторая группа входов которого соединена соответственно с выходами тетрадных сумм блока двоичного суммирования, кроме последнего, который соединен соответственно с входом блока десятичного суммирования, другие входы которого соединены соответственно с выходами блока коррекций. Выходы тетрадных сумм блоков двоичного и десятичного суммирования соединены соответственно с первой и второй группами входов коммутатора, выход которого соединен с входом регистра результата. 2 ил.

(19) SU (11) 1229757 A1

Изобретение относится к вычислительной технике и может быть использовано при разработке быстродействующих устройств для умножения десятичных чисел.

Цель изобретения - сокращение количества оборудования.

На фиг.1 представлена функциональная схема устройства для умножения; на фиг.2 - выполнение узла суммирования тетрадных переносов.

Устройство содержит регистры 1 - 3 множимого, множителя и произведения соответственно, блок 4 формирования кратных множимого, блок 5 формирования частичных произведений, блок 6 двоичного суммирования, блок 7 суммирования тетрадных переносов, блок 8 коррекции, блок 9 десятичного суммирования. Блок 7 содержит узлы 10 суммирования тетрадных переносов. Блок 8 содержит узлы 11 умножения на шесть, узлы 12 десятичного суммирования, преобразователи 13 двоичного кода в десятичный. Блок 6 имеет выходы 14 тетрадных переносов и выходы 15 тетрад.

Регистры 1 и 2 множимого и множителя предназначены для хранения m -разрядных десятичных сомножителей, в регистр 3 произведения записывается $2m$ -разрядное десятичное произведение.

В блоке 4 формируется двухкратное $2 \cdot X$, четырехкратное $4 \cdot X$ и восьмикратное $8 \cdot X$ множимые.

В блоке 5 формируются частичные произведения множимого X на все цифры множителя Y , причем число частичных произведений равно $n=4m$. Это связано с тем, что формируются четыре частичных произведения множимого на каждую десятичную цифру m -разрядного множителя.

Блок 6 предназначен для параллельного по возможности суммирования n частичных произведений, сформированных в блоке 5 и поступающих соответствующим образом на входы блока 6 с учетом занимаемых ими весовых позиций. На выходы 14 блока 6 поступают тетрадные переносы, которые формируются из тетрад в блоке при суммировании частичных произведений, а которые в нем же используются для получения правильного результата. Например, на выход 14₁ подаются все те переносы, которые образуются из пер-

вой наименее значимой тетрады блока 6 при суммировании в нем частичных произведений и которые далее обязательно поступают во вторую тетраду блока 6 для формирования правильного результата (переносы же, которые возникают в первой тетраде блока 6 и в ней же и используются, на выход 14₁ не должны поступать). Тетрадные переносы блока 6 могут быть как одноразрядными, так и многоразрядными двоичными числами. На выходы 15 блока 6 поступает потетрадно $2n$ -разрядная двоичная сумма в однорядном коде. Например, четыре наиболее младших двоичных разряда этой суммы образуют ее первую тетраду и подаются на выход 15₁ блока 6, а четыре самых старших двоичных разряда образуют последнюю тетраду суммы и поступают на выход 15_{2m} блока 6.

Блок 7 содержит $(2m-1)$ узлов 10 суммирования тетрадных переносов. Каждый узел 10 блока 7 осуществляет суммирование переносов, возникающих из одной тетрады блока 6. Например, узел 10₂ производит суммирование тех тетрадных переносов, которые образуются во второй тетраде блока 6 и обязательно передаются в его третью тетраду для дальнейшего суммирования (эти тетрадные переносы поступают на входы узла 10₂ блока 7 с выхода 14₂ блока 6). Все узлы 10 блока 7 могут быть построены с использованием ПЗУ по соответствующим таблицам истинности. Узлы 10 соединены между собой цепью десятичных переносов.

В узле 10 (фиг.2) для определенности рассматривается суммирование двадцати девяти одноразрядных тетрадных переносов, поступающих в него и он содержит сумматор 16 двадцати девяти одноразрядных двоичных чисел, четырехразрядный комбинационный двоичный сумматор 17 с ускоренным переносом, пять элементов И 18 и четыре элемента ИЛИ 19. С помощью элементов И 18₁-18₃ и элемента ИЛИ 19₁ формируется перенос $C_{\text{вых}}$, равный единице, когда сумма тетрадных переносов на выходе сумматора 16 больше девяти, но меньше двадцати. При этом, когда возникает этот перенос из суммы, полученной на выходе сумматора 16, вычитается число десять (это вычитание в узле 10 выполняется на сумматоре 17 путем добавления "+6").

С помощью элементов И 18₄ и И 18₅ и элемента ИЛИ 19₂ образуется из узла 10 перенос $C_{\text{вых}}^2$, равный двойке, когда сумма тетрадных переносов на выходе сумматора 16 больше девятнадцати. Когда возникает этот перенос на сумматоре 17 производится коррекция суммы, однако уже путем вычитания из нее числа двадцать. При таком построении узла 10 при суммировании двадцати девяти тетрадных переносов на его выходе не может образовываться значение суммы, больше чем одиннадцать. Каждый разряд блока 8, образованный совокупностью i -го узла 11, i -го узла 12 и i -го преобразователя 13 ($i=1, \dots, 2m-1$), может быть выполнен в виде ПЗУ. Эти узлы могут быть реализованы и по другому, например в виде некоторых комбинационных схем, синтезированных по соответствующим таблицам истинности. По значению суммы тетрадных переносов, которая равна числу возникших из соответствующей тетрады блока 6 определяется число цифр "6", которые необходимо прибавить в соответствующую десятичную позицию результата для его коррекции. Это объясняется тем, что при суммировании частичных произведений в блоке 6 всякий раз когда возникает одnorазрядный перенос из некоторой тетрады блока 6 необходимо корректировать эту тетраду путем добавления в нее "+6". Эта коррекция выполняется в блоке 8.

Таким образом, в каждом разряде блока 8 формируется коррекция для соответствующей десятичной позиции результата. Она определяется следующим образом:

$$K_{10}^i = 6 \cdot C_{10}^i,$$

где C_{10}^i - значение суммы тетрадных переносов i -го узла 10 блока 7, выраженное в десятичном обозначении.

Например на выходе i -го узла 10 блока 7 сформирована двоичная сумма $C_2^i = 10101$, тогда $C_{10}^i = 21$ и $K_{10}^i = 126$.

Кроме того, в каждом разряде блока 8 осуществляется преобразование из двоичной системы счисления в десятичную тетрадной суммы, представленной в двоичном коде и поступающей соответственно на его вход с выхода 15 блока 6, а также десятичное подсуммирование значения этой суммы к значению

соответствующей коррекции (предполагается, что все действия над десятичными числами производятся в коде 8421). Например, на первый вход i -го разряда блока 8 поступает с выхода i -го узла 10 блока 7 двоичный код суммы тетрадных переносов $C_2^i = 11001$, а на второй его вход с i -го выхода 15 блока 6 подается двоичный код тетрадной суммы $S_2^i = 1111$. Тогда в i -м разряде блока 8 производятся следующие действия: формируется для i -й десятичной позиции коррекция результата

$$K_{10}^i = 6 \cdot C_{10}^i = 150;$$

осуществляется преобразование i -й тетрадной суммы S_2^i из двоичной системы счисления в десятичную: $S_2^i = 1111 \rightarrow S_{10}^i = 15$; выполняется десятичное сложение i -й тетрадной суммы S_{10}^i и i -й коррекции K_{10}^i , в результате чего образуется результат для i -й десятичной позиции

$$R_{10}^i = S_{10}^i + K_{10}^i = 165.$$

Ниже приведен фрагмент таблицы истинности разряда блока 8, где через X_3, X_2, X_1 и Y_4, Y_3, Y_2, Y_1 обозначена информация, поступающая соответственно на первый и второй входы разряда блока 8, а через Z_2, Z_1 обозначен результат, который формируется на его выходе (возрастание индексов при буквенных обозначениях принято в направлении старших разрядов).

X_3, X_2, X_1	Y_4, Y_3, Y_2, Y_1	Десятичные цифры результата	
		старшая Z_2	младшая Z_1
000	0000	0000	0000
001	0000	0000	0110
010	0000	0001	0010
011	0000	0001	1000
100	0000	0010	0100
101	0000	0011	0000
110	0000	0011	0110
111	0000	0100	0010

Продолжение таблицы

X_3, X_2, X_1	Y_4, Y_3, Y_2, Y_1	Десятичные цифры результата	
		старшая Z_2	младшая Z_1
:	:	:	:
000	1111	0001	0101
001	1111	0010	0001
010	1111	0010	0111
011	1111	0011	0011
100	1111	0011	1001
101	1111	0100	0101
110	1111	0101	0001
111	1111	0101	0111

По таблице истинности может быть легко разработан на ПЗУ любой разряд блока 8. Следует отметить, что с целью обеспечения более высокого быстродействия блока 9 информацию на выходах разрядов блока 8 можно надлежащим образом формировать в коде с избытком шесть.

Блок 9 предназначен для быстрого суммирования десятичных результатов, полученных на выходах разрядов блока 8.

Устройство работает следующим образом.

Одновременно или последовательно во времени в регистры 1 и 2 загружаются m -разрядные десятичные сомножители X и Y без знаков. После того в блоке 4 формируются четыре десятичных кратных множителя X ($1X, 2X, 4X, 8X$), которые затем поступают на входы блока 5, где и образуется n частичных произведений (четыре частичных произведения при умножении на один разряд m -разрядного множителя). В блоке 6 выполняется быстрое сложение этих частичных произведений с учетом занимаемых ими весовых позиций и по возможности, параллельно, в блоке 7 формируются суммы тетрадных переносов, по которым в блоке 8 корректируется $2m$ -разрядная сумма, образовавшаяся на выходах 15 блока 6.


В блоке 9 производится быстрое сложение результатов, сформированных на выходах блока 8, а получившаяся на его выходах $2m$ -разрядная сумма записывается в регистр 3.

Ф о р м у л а и з о б р е т е н и я


Устройство для умножения, содержащее регистры множимого, множителя и произведения, блок формирования кратных множимого, блок формирования частичных произведений, блок двоичного суммирования, блок суммирования тетрадных переносов, блоки коррекции и десятичного суммирования, причем блок суммирования тетрадных переносов содержит узлы суммирования тетрадных переносов, блок коррекции содержит узлы умножения на шесть, при этом выходы разрядов регистра множителя подключены к входам первой группы блока формирования частичных произведений, выходы разрядов регистра множимого подключены к входам блока формирования кратных множимого, выходы групп с первой по четвертую которого подключены к входам групп с второй по пятую соответственно блока формирования частичных произведений, выходы которого подключены к входам блока двоичного суммирования, выходы тетрадных переносов блока двоичного суммирования подключены в соответствии со значениями весов разрядов к входам соответствующих узлов суммирования тетрадных переносов, выходы которых подключены к входам узлов умножения на шесть, выходы блока десятичного суммирования соединены с входами регистра произведения, отличающееся тем, что, с целью сокращения количества оборудования, блок коррекции содержит узлы десятичного суммирования и преобразователи двоичного кода в десятичный, первые входы узлов десятичного суммирования подключены к выходам соответствующих узлов умножения на шесть, выходы тетрад с первой по предпоследнюю блока двоичного суммирования соединены с входами соответствующих преобразователей двоичного кода в десятичный, выходы которых подключены к вторым входам соответствующих узлов десятичного суммирования, выходы которых подключены к входам разрядов блока десятичного

суммирования в соответствии со значениями весов разрядов, выход последней тетрады блока двоичного суммирования соединен с входом старшего разряда блока десятичного сумми-

вания, выходы десятичных переносов узлов суммирования тетрадных переносов соединены с входами последующих узлов суммирования тетрадных переносов.



Фиг. 1



Фиг. 2