

Союз Советских
Социалистических
Республик



Государственный комитет
Совета Министров СССР
по делам изобретений
и открытий

Всесоюзная
патентно-техническая
библиотека (ИЛ)

О П И С А Н И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

397904

Зависимое от авт. свидетельства № —

Заявлено 28.XII.1970 (№ 1613894/18-24)

с присоединением заявки № —

Приоритет —

Опубликовано 17.IX.1973. Бюллетень № 37

Дата опубликования описания 11.I.1974

М. Кл. G 06f 5/00
G 06f 11/08

УДК 681.326.7(088.8)

Авторы
изобретения

Б. Г. Лысиков и Е. П. Машерова

Заявитель

Минский радиотехнический институт

УСТРОЙСТВО КОДИРОВАНИЯ

1

Устройство относится к области вычислительной техники.

Известные устройства кодирования, содержащие входной блок, приемный регистр, генератор импульсов и блок управления, обладают недостаточным быстродействием.

Цель изобретения — повышение быстродействия.

Поставленная цель достигается тем, что в устройство дополнительно введены первый блок коммутации, первые входы которого соединены с выходами блока управления, а первый и второй выходы — со входами блока управления, второй блок коммутации, входы которого соединены с соответствующими выходами первого блока коммутации, и операционный регистр, ко входам которого подключены выходы входного блока второго блока коммутации, а к выходам — входы блока коммутации и блока выдачи результата.

Устройство предназначено для кодирования разрядного двоичного слова в n -разрядную двоичную комбинацию избыточного циклического кода, причем $n = m + k$ (m — число информационных разрядов, k — число контрольных разрядов).

На чертеже представлена блок-схема устройства, где обозначено: входной блок 1, приемный регистр 2, генератор импульсов 3, блок управления 4, операционный регистр 5, блок

2

коммутации 6, блок выдачи результата 7, блок коммутации 8, элементы «И» 9—15, триггеры 16—18, элементы «ИЛИ» 19—22, элементы задержки 23—27, триггер 28 и элемент «И» 29.

5 Устройство работает следующим образом.

При подаче сигнала «пуск» на вход 30 первый импульс проходит через элемент «ИЛИ» 20 и устанавливает триггеры 16 приемного регистра 2 и триггеры 17, 18 регистра 5 в состояние «0». Этот же импульс, задержавшись на элементе задержки 24, на время, необходимое для установки в «0» триггеров, проходит через элемент «ИЛИ» 21 и осуществляет параллельную запись слова, подлежащего кодированию, на оба регистра через элементы «И» 9 и 10.

Этот же импульс, задержавшись на элементе 23, устанавливает в «1» триггер 28, который открывает элемент «И» 29, и импульсы с генератора 3 начинают поступать через элемент «И» 29 на вход блока коммутации 6. Если в триггере 18 старшего разряда находится «1», то сложения не происходит, а сразу начинается анализ на «0» триггера 18, соседнего со старшим разрядом, и если он находится в состоянии «1», то происходит сложение по модулю 2. Если он находится в состоянии «0», то проводится анализ состояния триггеров, следующих по порядку разрядов.

Процесс преобразования заканчивается на младшем триггере 18. Если он находится в состоянии «1», то последний импульс от генератора проходит через элемент «И» 15, обеспечивая сложение по модулю и, задержавшись на линии задержки 27, выдает в канал связи через элементы «ИЛИ» 22, «И» 11, 12 выходной полином параллельным кодам.

Если младший триггер 18 находится в состоянии «0», то очередной импульс сразу проходит через элемент «И» 13 младшего разряда и элемент «ИЛИ» 22 и осуществляет выдачу полинома в блок выдачи результата 7.

Информационная часть кодового полинома, хранящаяся в приемном регистре 2, поступает в блок выдачи результата на элементы «И» 11, а остаток, полученный на триггерах 17 регистра 5, поступает на элементы «И» 12 блока выдачи результата.

Последний импульс, задержавшись на элементе задержки 26 на время выдачи кодового полинома, через схему «ИЛИ» 20 устанавливает все триггеры регистров 5 и 2 в состояние «0», подготавливая тем самым цикл преобразования.

Если необходимо остановить процесс кодирования, то на вход триггера 28 подается сигнал «сброс», и импульсы с генератора 3 перестают поступать на схему.

Предмет изобретения

Устройство кодирования, содержащее входной блок, первые выходы которого подключены ко входам приемного регистра, выходы которого соединены с первыми входами блока выдачи результатов, и генератор импульсов, выход которого подключен к первому входу блока управления, первый и второй выходы которого соединены с соответствующими входами входного блока, а третьи выходы — со вторыми входами блока выдачи результата, отличающееся тем, что, с целью повышения быстродействия устройства, оно дополнительно содержит первый блок коммутации, первые входы которого соединены с четвертыми выходами блока управления, а первый и второй выходы — со вторым и третьим входами блока управления, второй блок коммутации, входы которого соединены с третьими выходами первого блока коммутации, и операционный регистр, к первым и вторым входам которого подключены вторые и третьи соответственно выходы входного блока, к третьим входам — выходы второго блока коммутации, к первым и вторым выходам — вторые и третьи выходы первого блока коммутации, а к четвертым выходам — третьи входы блока выдачи результата.

