



Государственный комитет
СССР
по делам изобретений
и открытий

О П И С А Н И Е ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

(11) 857977

(61) Дополнительное к авт. свид-ву —

(22) Заявлено 04.01.80 (21) 2869013/18-24

с присоединением заявки № —

(23) Приоритет —

Опубликовано 23.08.81. Бюллетень № 31

Дата опубликования описания 23.08.81

(51) М. Кл.³

G 06 F 7/52


(53) УДК 681.3
(088.8)

(72) Авторы
изобретения

Б. В. Цесин и А. А. Шостак

(71) Заявитель

Минский радиотехнический институт



(54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ ЧИСЕЛ

1

Изобретение относится к вычислительной технике и может быть использовано в быстродействующих арифметических устройствах для деления чисел.

Известно устройство для деления чисел, содержащее регистры делимого, делителя и частного, сумматор, блок управления [1].

Недостатком известного устройства является низкое быстродействие вследствие формирования в каждом цикле деления одной цифры частного.

Наиболее близким к предлагаемому является устройство для деления чисел, формирующее в каждом цикле деления k цифр частного ($k=2, 3, 4, \dots, n/2$, где n – разрядность обрабатываемой информации), содержащее регистр делителя, регистры делимого и частного с цепями однотактного сдвига на k разрядов, шифратор, блок умножения, регистр адреса, блок памяти, регистры верхнего и нижнего значений k цифр частного, коммутатор и блок управления, причем входы шифратора соединены с шинами значений k старших разрядов регистров делимого и делителя, а выход соединен с первым входом регистра нижнего значения k цифр частного, второй вход которого соединен с первым выходом

2

блока памяти, второй выход которого соединен с входом регистра верхнего значения k цифр частного, выходы регистров верхнего и нижнего значений k цифр частного соединены с входами коммутаторов, выход которых соединен с первым входом блока умножения, с входом k младших разрядов регистра частного и с входом регистра адреса, выход которого соединен с входом блока памяти, выход регистра делителя соединен с вторым входом блока умножения, первый и второй входы блока управления соединены с выходами младших разрядов регистра соответственно верхнего и нижнего значений k цифр частного, а его выходы соединены с управляемыми входами регистров делимого, делителя и частного, регистров верхнего и нижнего значений k цифр частного, первого коммутатора и регистра адреса [2].

Недостатком известного устройства является относительно низкое быстродействие вследствие большой длительности цикла формирования k цифр частного, который формируется в цикле по многотактному принципу.. Минимальное число тактов в цикле равно двум,

максимальное – $(k+1)$. Время выполнения деления двух n -разрядных чисел примерно равно

$$T_y \approx \frac{n}{k} \cdot T_{cy},$$

где T_{cy} – среднее время цикла формирования цифр частного.

В первом приближении максимальное и минимальное время T_{cy} равны

$$T_{cy}^{\max} = (k+1)T_y, T_{cy}^{\min} = 2 \cdot T_y$$

где T_y – временная задержка блока умножения (здесь предполагалось, что вычитание в известном устройстве прекрывается во времени с умножением).

Цель изобретения – увеличение быстродействия известного устройства за счет уменьшения времени цикла формирования k цифр частного.

Поставленная цель достигается тем, что в устройство для деления чисел, содержащее регистр делителя, регистры делимого и частного, шифратор, блок умножения, регистр адреса, блок памяти, регистры верхнего и нижнего значений k цифр частного, первый коммутатор и блок управления, причем входы шифратора соединены с шинами значений k старших разрядов регистров делимого и делителя, а выход соединен с первым входом регистра нижнего значения k цифр частного, второй вход которого соединен с первым выходом блока памяти, второй выход которого соединен с выходом регистра верхнего значения k цифр частного выходы регистров верхнего и нижнего значений k цифр частного соединены с входами коммутатора, выход которого соединен с первым входом блока умножения, с выходом k младших разрядов регистра частного и с выходом регистра адреса, выход которого соединен с выходом блока памяти, выход регистра делителя соединен с вторым входом блока умножения, первый и второй входы блока управления соединены с выходами младших разрядов регистра соответственно верхнего и нижнего значений k цифр частного, а его выходы соединены с управляющими входами регистров делимого, делителя и частного, регистров верхнего и нижнего значений k цифр частного, первого коммутатора и регистра адреса, введены сумматор-вычитатель, второй коммутатор и дешифратор, входы которого соединены с выходами регистров верхнего и нижнего значений k цифр частного, а выход соединен с третьим входом блока управления и с управляющим входом второго коммутатора, информационные входы которого соединены с выходами регистра делителя и блока умножения, а выход – с первым входом сумматора-вычитателя, второй вход которого соединен с выходом регистра делимого, а выход – с выходом регистра делимого, выход знакового разряда сумматора – вычитателя соединен с четвертым входом блока управления, дополнительный выход которого соединен с управляющим выходом сумматора-вычитателя.

Блок управления содержит регистр, дешифратор, два узла памяти и узел задержки, при чем вход узла задержки соединен с выходом первого узла памяти, а выход – с выходом регистра, выход которого соединен со входом дешифратора, выход которого соединен с входом второго узла памяти и с первым входом первого узла памяти, другие входы которого подключены к входам блока управления, выходы второго узла памяти подключены к выходам блока управления.

На фиг. 1 приведена структурная схема предлагаемого устройства для деления чисел; на фиг. 2 – диаграмма выборки из блока памяти верхнего и нижнего значений k цифр частного; на фиг. 3 – схема дешифратора; на фиг. 4 – граф-схема алгоритма работы блока управления; на фиг. 5 – структурная схема блока управления.

Устройство для деления чисел содержит регистр 1 делителя, регистры 2 и 3 соответственно делимого и частного, шифратор 4, блок 5 умножения, регистр 6 адреса, блок 7 памяти, регистры 8 и 9 соответственно верхнего и нижнего значений k цифр частного, первый коммутатор 10, второй коммутатор 11, сумматор-вычитатель 12, дешифратор 13 и блок 14 управления, причем входы шифратора 4 соединены с шинами 15 и 16 значений k старших разрядов регистров 2 и 1 делимого и делителя соответственно, а выход соединен с первым входом регистра 9 нижнего значения k цифр частного, второй вход которого соединен с первым выходом блока 7 памяти, второй выход которого соединен со входом регистра 8 верхнего значения k цифр частного, выходы регистров 8 и 9 верхнего и нижнего значений k цифр частного соединены со входами дешифратора 13 и первого коммутатора 10, выход которого соединен с первым входом блока 5 умножения, с выходом k младших разрядов регистра 3 частного и с выходом регистра 6 адреса, выход которого соединен со входом блока 7 памяти, выход регистра 1 делителя соединен со вторым входом блока 5 умножения и с первым информационным входом второго коммутатора 11, второй информационный вход которого соединен с выходом блока 5 умножения, а управляющий вход соединен с выходом дешифратора 13, выход коммутатора 11 соединен с первым выходом сумматора-вычитателя 12, второй вход которого соединен с выходом регистра 2 делимого, а выход соединен с выходом регистра 2 делимого, входы блока 14 управления соединены с выходами 17 и 18 младших разрядов регистров 8 и 9 верхнего и нижнего значений k цифр частного соответственно, с выходом дешифратора 13 и с выходом 19 знакового разряда сумматора-вычитателя 12, а его выходы 20, 21, 22, 23, 24, 25, 26 и 27 соединены соответственно

с управляющими входами регистров 2, 1 и 3 делимого, делителя и частного, регистра 6 адреса, регистров 8 и 9 верхнего и нижнего значений k цифр частного, первого коммутатора 10 и сумматора-вычитателя 12 соответственно.

В данном устройстве регистры 1, 2 и 3 делителя, делимого и частного, регистр 6 адреса, регистры 8 и 9 верхнего и нижнего значений k цифр частного могут быть построены на основе двухтактных синхронных D-триггеров.

В качестве блока памяти может быть использована постоянная (например в виде шифратора), либо быстродействующая оперативная (регистровая) память емкостью $2^k - 1$ $2k$ -разрядных слов. С помощью регистра 6 адреса, блока 7 памяти, регистров 8 и 9 верхнего и нижнего значений k цифр частного и первого коммутатора 10 осуществляется последовательная подборка в цикле k цифр частного.

На фиг. 2 изображена диаграмма выборки из блока 7 памяти верхнего и нижнего значений k цифр частного для случая, когда используемая

система счисления двоичная, а число K одновременно формируемых в цикле цифр частного равно четырем (на диаграмме k двоичных цифр заменены целым шестнадцатиричным эквивалентом). Выборка в каждом такте цикла (за исключением первого такта) верхнего или нижнего значения k цифр частного осуществляется с помощью первого коммутатора 10 под действием управляющего сигнала с выхода 26 блока 14 управления, причем если в предыдущем такте цикла результат сумматора-вычитателя 12 был положительный, то выбирается верхнее значение k цифр частного из регистра 8, в противном случае выбирается его нижнее значение из регистра 9. В первом такте каждого цикла выбирается всегда нижнее значение k цифр частного из регистра 9.

Шифратор 4 предназначен для предсказания цифр частного по значению k старших разрядов делимого и делителя и может быть реализован в виде быстродействующей комбинационной схемы в соответствии с таблицей ($k=4$).

Делитель \ Делимое	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
8	1	2	4	6	8	10	12	14	15	—	—	—	—	—	—	
9	1	2	4	6	8	10	12	12	14	15	—	—	—	—	—	
10	1	2	4	6	6	8	10	12	12	14	15	—	—	—	—	
11	1	2	4	6	6	8	10	10	12	14	14	15	—	—	—	
12	1	2	3	4	6	7	8	10	10	12	14	14	15	—	—	
13	1	2	3	4	6	6	8	9	10	12	12	14	14	15	—	
14	1	2	3	4	5	6	7	8	10	10	12	12	14	14	15	
15	1	2	3	4	5	6	7	8	9	10	11	12	15	14	15	

Таблица строится следующим образом.

Определяются максимальное и минимальное значения k цифр частного Q при соответствующих значениях k старших разрядов делимого и делителя, т. е. диапазон возможных значений k цифр частного.

По полученному диапазону из диаграммы на фиг. 2 определяется то значение частного, по которому путем последовательных выборок можно выделить любое значение k цифр частного из вычисленного диапазона. Это значение k цифр частного заносится в таблицу.

Например, пусть старшие четыре разряда делимого и делителя соответственно равны 6 и 10, т.е. 0,0110 и 0,1010. Тогда $Q_{\max} = 01101111$:

45 $0,1010 = 0,1011$, $Q_{\min} = 0,0110 : 0,1011 = 0,1000$. Из диаграммы (фиг. 2) видно, что к диапазону 8–11 частного можно обратиться, первона-чально предсказав с помощью шифратора 4 частное 10.

50 Блок 5 умножения предназначен для формирования произведения n -разрядного делителя на k -разрядное частное. Предполагается, что он реализован в виде быстродействующей комбинационной матричной схемы.

55 Сумматор-вычитатель 12 предназначен для формирования текущих остатков и может быть реализован любым из хорошо известных спо-собов. Функция "Сложение" или "Вычитание"

сумматора-вычитателя определяется значением управляющего сигнала с выхода 27 блока 14 управления. В первом такте каждого цикла он работает в режиме "Вычитание". В последующих тактах режим определяется следующим образом: если в предыдущем такте знак результата сумматора-вычитателя был положительный, то выполняется вычитание, в противном случае сложение.

Второй коммутатор 11 вместе с дешифратором 13 определяют, что необходимо подать на один из входов сумматора-вычитателя: либо значение произведения, сформированного на выходе блока 5 умножения, либо значение делителя или его простого кратного, полученного путем соответствующего сдвига. Коммутатор может быть реализован на элементах И-ИЛИ.

На фиг. 3 представлена функциональная схема дешифратора 13 для случая $k=4$.

Дешифратор 13 содержит узел 18 управления выборкой делителя Y , узел 29 управления выборкой двукратного делителя $2Y$, узел 30 управления выборкой учетверенного делителя $4Y$, узел 31 управления выборкой восьмикратного делителя $8Y$ и узел 32 управления выборкой произведения, сформированного на выходе блока 5 умножения. Каждый из этих узлов может быть реализован на элементах И-ИЛИ в соответствии со следующими логическими выражениями:

$$1.Y = 1^B \vee 3^B \vee 5^B \vee 7^B \vee 9^B \vee 11^B \vee 13^B \vee 15^B \vee (1_H \wedge 0^B)$$

$$\text{или } 1 \cdot Y = 2 \cdot Y \vee 4 \cdot Y \vee 8 \cdot Y \vee X$$

$$2.Y = 6^B \vee 14^B \vee (2_H \wedge 0^B)$$

$$4.Y = 12^B \vee (4_H \wedge 0^B)$$

$$8.Y = 8_H \wedge 0^B$$

10

$$X = \overline{8_H \vee 4_H \vee 2_H \vee 1_H} \wedge 0^B,$$

где, например, 14^B означает, что содержимое регистра 8 верхнего значения k цифр частного равно 1110, а 8_H означает, что содержимое регистра 9 нижнего значения k цифр частного равно 1000. Выход узла 32 дешифратора 13 поступает как на управляющий вход второго коммутатора 11, так и на первый дополнительный вход блока 14 управления. Именно он "сообщает" блоку 14 управления, что будет выполняться в первом такте цикла: умножение с вычитанием или только вычитание. Во всех последующих тактах цикла выполняется либо только сложение, либо только вычитание. Окончание цикла формирования k цифр частного определяется блоком 14 управления по значению младших разрядов регистров 8 и 9 верхнего и нижнего значений k цифр частного следующим образом: если в младшем разряде регистра 8 записана "1", а в младшем разряде регистра 9 записан "0", то формируется сигнал окончания цикла определения k цифр частного.

Блок 14 управления координирует работу блоков, входящих в устройство (фиг. 1). Опишем работу блока 14 с помощью граф-схемы алгоритма (ГСА) (фиг. 4).

5 ГСА содержит шестнадцать вершин 33, 34, 35, 36, 37, 38, 39, 40, 41, 42, 43, 44, 45, 46, 47 и 48, в том числе одиннадцать операторных вершин 33, 34, 36, 37, 38, 42, 43, 44, 45, 46 и 47 и пять условных вершин 35, 39, 40, 41 и 48.

10 Каждая оперативная вершина определяет последовательность действий, которая должна быть выполнена в устройстве за один тakt работы блока управления (в принципе возможно выполнение нескольких операторных вершин в одном такте). В дальнейшем операторную вершину будем отождествлять с микрокомандой, а каждую запись в операторной вершине с микрооперацией. Микрооперации в одном такте работы блока управления могут выполняться либо одновременно, либо в определенной последовательности (на фиг. 4 это учтено последовательностью их записи в операторной вершине).

15 Запись A_B на приведенной ГСА следует понимать как "значение на выходе B -го блока устройства деления" (фиг. 1 и 3).

20 Так, например запись Рег. 9: — A_4 в операторной вершине 34 следует понимать как "регистру 9 присвоить значение, сформированное на выходе шифратора 4". Через M обозначена кратность делителя, хранимого в регистре 1

25 Значение M в каждом такте работы блока управления определяется дешифратором 13 (M в рассматриваемом случае может принимать значение 1, 2, 4 или 8). Микрооперация "Сдвиг информации в регистре" осуществляется по однотактному принципу на k разрядов. В вершине 35 проверяется условие, равно ли значение на выходе узла 32 дешифратора 13 единице.

30 Если оно равно единице, то в первом такте цикла определения k цифр частного выполняется умножение и вычитание, в противном случае с помощью коммутатора 11 выбирается значение простого кратного делителя и осуществляется только вычитание. В условной вершине 39 анализируется знак результата на выходе сумматора-вычитателя 12 ($A_{19} = 1$, если результат отрицательный, в противном случае $A_{19} = 0$). С помощью условных вершин 40 и 41 определяется окончание цикла определения k цифр частного (если $A_{17} \wedge A_{18} = 1$, то цикл определения очередных k цифр частного заканчивается).

35 Алгоритм работы блока 14 управления предопределяет его структурную и функциональную схемы. На фиг. 5 приведена реализация блока 14 управления в виде микропрограммного устройства управления. Блок управления содержит регистр 49, дешифратор 50, первый 51 и второй 52 узлы памяти и узел 53 задержек, вход 54 блока управления. В узле 51 памяти содержатся адреса микрокоманд, в узле 52 памяти —

40

45

50

55

коды микрокоманд, которые при считывании управляют работой блоков устройства деления в соответствии с ГСА (фиг. 4).

Объем первого и второго узлов памяти однозначно определяется числом операторных вершин в ГСА (фиг. 4). Узел 53 задержек фактически определяет время, необходимое на выполнение соответствующей микрокоманды. Выборка значения адреса следующей микрокоманды из первого узла 51 памяти осуществляется путем возбуждения соответствующей шины с помощью дешифратора 50 и с учетом значения сигналов условий, поступающих на его вход 54 (вход 54 является входами блока 14 управления).

Устройство для деления чисел работает следующим образом.

В исходном состоянии (начало деления) в регистре 2 делимого хранится прямой n -разрядный код делимого, в регистре 1 делителя — прямой n -разрядный код делителя, регистры 3 и 6 обнулены (здесь предполагается, что делимое и делитель правильные положительные дроби). Каждый цикл определения очередных k цифр частного начинается с обнуления регистра 8 сдвига информации в регистре 3 частного на k разрядов в сторону старших разрядов и предсказания шифратором 4^k цифр частного (в дальнейшем цифра частного), которые записываются в регистр 9 и затем уточняются.

Предположим, что возможно выполнение в одном такте работы блока управления микроопераций, принадлежащих следующим операторным вершинам ГСА на фиг. 4: 36 и 38, 37 и 38, 42 и 46, 43 и 46, 44 и 47, 45 и 47.

Пусть с помощью шифратора 4 предсказана цифра частного равная 12, в то время как ее точное значение равно 13. Рассмотрим последовательно работу устройства по определению точного значения частного (цикл определения цифр частного).

1-й такт. Из содержимого регистра 2 делимого вычитается в сумматоре-вычитателе 12 произведение содержимого регистра 1 делителя на цифру 12 частного, а получившийся при этом положительный результат заключается в регистр 2 делимого. Одновременно с этим по адресу 12 из блока памяти 7 в регистры 8 и 9 записываются цифры 14 и 10 соответственно. Длительность такта в основном определяется временем умножения.

2-й такт. Из содержимого регистра 2 делимого вычитается в сумматоре-вычитателе 12 удвоенное значение содержимого регистра 1 делителя, а получившийся при этом отрицательный результат записывается в регистр 2 делимого. Одновременно с этим по адресу 14 из блока памяти 7 в регистры 8 и 9 записываются цифры 15 и 13 соответственно. Длительность такта, в основном, определяется временем вычитания.

3-й такт. К содержимому регистра 2 делимого прибавляется в сумматор-вычитатель 12 содержимое регистра 1 делителя, а получившийся при этом положительный результат записывается в регистр 2 делимого. Одновременно с этим по адресу 13 из блока памяти 7 в регистры 8 и 9 записываются цифры 13 и 12 соответственно. Длительность такта, в основном, определяется временем сложения.

4-й такт является последним в рассматриваемом цикле определения точного значения цифры частного, так как значения младших разрядов регистров 8 и 9 равны соответственно "1" и "0". В нем производится запись цифры 13 в младшие четыре разряда регистра 3 частного, а также однотактный сдвиг информации на четыре разряда в сторону старших разрядов в регистре 2 делимого. В этом такте не выполняется ни операция "умножение", ни операция "сложение-вычитание". В дальнейшем такты, подобные описанному, будут исключены из рассмотрения ввиду их быстрого выполнения (отсутствуют наиболее длительные операции, такие как умножение или сложение).

Более высокое быстродействие предлагаемого устройства в сравнении с известным определяется следующим.

В известном устройстве длительность каждого такта цикла формирования k цифр частного определяется временем умножения, в то время как в предлагаемом устройстве только длительность первого такта цикла определяется временем умножения. Длительность последующих тактов цикла определяется временем сложения (вычитания).

В предлагаемом устройстве, если предсказанная шифратором цифра частного есть 1, 2, .4, 8,..., 2^m , длительность первого такта цикла, также как и длительность последующих тактов, определяется временем сложения (вычитания).

В известной устройстве минимальное число тактов в цикле равно 2, а максимальное — $(k+1)$, в то время как в предлагаемом устройстве среднее минимальное число тактов цикла равно 1,5, а среднее максимальное число тактов цикла равно $(k+0,5)$.

Объем дополнительно введенного оборудования в данном устройстве незначителен и равен примерно оборудованию простого дешифратора и коммутатора.

50

Ф о р м у л а изобретения

1. Устройство для деления чисел, содержащее регистр делителя, регистры делимого и частного, шифратор, блок умножения, регистр адреса, блок памяти, регистры верхнего и нижнего значений к цифрам частного, первый коммутатор и блок управления, причем входы шифратора

соединены с шинами значения k старших разрядов регистров делимого и делителя, а выход соединен с первым входом регистра нижнего значения k цифр частного, второй вход которого соединен с первым выходом блока памяти, второй выход которого соединен с выходом регистра верхнего значения k цифр частного, выходы регистров верхнего и нижнего значений k цифр частного соединены с входами коммутатора, выход которого соединен с первым входом блока умножения, с входом k младших разрядов регистра частного и с входом регистра адреса, выход которого соединен с выходом блока памяти, выход регистра делителя соединен с вторым входом блока умножения, первый и второй выходы блока управления соединены с выходами младших разрядов регистра соответствственно верхнего и нижнего значений k цифр частного, а его выходы соединены с управляющими входами регистров делимого, делителя и частного, регистров верхнего и нижнего значений k цифр частного, первого коммутатора и регистра адреса, от лица ющееся тем, что, с целью увеличения быстродействия, устройство содержит сумматор-вычитатель, второй коммутатор и дешифратор, входы которого соединены с выходами регистров верхнего и нижнего значений k цифр частного, а выход соединен с третьим входом блока управления и с управляющим входом

5

10

15

20

25

второго коммутатора, информационные входы которого соединены с выходами регистра делителя и блока умножения, а выход соединен с первым входом сумматора-вычитателя, второй вход которого соединен с выходом регистра делимого, а выход — с выходом регистра делимого, выход знакового разряда сумматора-вычитателя соединен с четвертым входом блока управления, дополнительный выход которого соединен с управляющим входом сумматора-вычитателя.


2. Устройство по п. 1, отличающееся тем, что блок управления содержит регистр, дешифратор, два узла памяти и узел задержки, причем вход узла задержки соединен с выходом первого узла памяти, а выход — с выходом регистра, выход которого соединен с входом дешифратора, выход которого соединен со входом второго узла памяти и с первым входом первого узла памяти, другие входы которого подключены к выходам блока управления, выходы второго узла памяти подключены к выходам блока управления.

Источники информации,


принятые во внимание при экспертизе

1. Карцев М. А. Арифметика цифровых машин. М., "Наука", 1969, с. 494.


2. Патент США № 3.234.367 кл. 235—156, 1966 (прототип).




Фиг. 1




Фиг. 2



Фиг. 3





Редактор П. Ортутай

Составитель В. Кайданов
Техред Л. Пекарь

Корректор М. Коста

Заказ 7245/79

Тираж 745
ВНИИПИ Государственного комитета СССР
по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписьное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4