




СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК

(19) SU (11) 1080162 A

3(51) G 06 K 9/36

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ



(21) 3543711/18-24

(22) 20.01.83

(46) 15.03.84. Бюл. № 10

(72) Ю.И. Тормышев

(71) Минский радиотехнический ин-
ститут

(53) 681.327.12 (088.8)

(56) 1. Авторское свидетельство СССР
№ 734709, кл. G 06 F 15/34, 1980.

2. Патент Японии № 55-41466,
кл. G 06 K 9/00, опублик. 1980
(прототип).

(54) (57) УСТРОЙСТВО ДЛЯ ФОРМИРОВА-
НИЯ КОДОВЫХ ОПИСАНИЙ ИЗОБРАЖЕНИЙ
ОБЪЕКТОВ, содержащее первую группу
элементов ИЛИ, одни входы которых
являются входами первой группы уст-
ройства, а выходы соединены с одно-
ми входами сумматора, другие входы
которого подключены к регистрам
сдвига, блок сравнения, соединен-
ный с регистрами сдвига, с сумматором,
с первым элементом задержки, под-
ключенным к второму элементу
задержки, и с другими входами эле-
ментов ИЛИ первой группы, группу
триггеров, входы которых являются
другой группой входов устройства,
а выходы подключены к одним вхо-
дам соответствующих элементов И
первой группы, другие входы которых
соединены с сумматором и с вторым

элементом задержки, и элемент ИЛИ,
отличающиеся тем, что,
с целью повышения точности устрой-
ства, оно содержит вторую группу
элементов И, входы которых соеди-
нены с первым элементом задержки и с
сумматором, подключенным к блоку
сравнения, а выходы соединены с со-
ответствующими регистрами сдвига,
третий элемент задержки, подклю-
ченный к первому элементу задержки
и к другим входам элементов ИЛИ
первой группы, элемент И, входы
которого соединены с первым эле-
ментом задержки и с выходом сумма-
тора, третью группу элементов И,
одни входы которых подключены к вто-
рому элементу задержки и к сумматору,
а выходы подключены к элемен-
ту ИЛИ, выход которого соединен с
входами соответствующих элементов И
первой группы, четвертый элемент
задержки, подключенный к второму
элементу задержки, триггер, входы
которого соединены с элементом И
и с четвертым элементом задержки,
а выходы подключены к соответству-
ющим элементам И первой и третьей
групп, и вторую группу элементов ИЛИ
входы которых подключены к соот-
ветствующим элементам И первой груп-
пы, а выходы являются группой вы-
ходов устройства.

69
SU (11) 1080162 A

Изобретение относится к автоматике и вычислительной технике, связанной с обработкой сигналов, получаемых при считывании чертежно-графических изображений в режиме следящего преобразования, и может быть использовано как для повышения информативности считываемой информации, так и для формирования кодовых описаний изображений, облегчающих последующий логический анализ сигналов, а также в системах сброса и обработки телеметрической информации с целью устранения избыточности информации или повышения ее информативности и для пороговой обработки сигналов по угловому параметру.

Известно устройство для формирования кодовых описаний изображений объектов, содержащее счетчики, соединенные через группы элементов И с входами сумматора, схему сравнения, соединенную одними своими входами с выходами счетчиков, а другими - с выходами сумматора [1].

Однако данное устройство характеризуется недостаточно высокой точностью формирования кодовых описаний, затрудняющей последующий логический анализ изображений. Действительно, устройство обеспечивает формирование точных значений координат концов формируемых отрезков, из которых по величине наибольшей проекции и знакам проекций можно выделить лишь четыре фиксированных направления. Точность формируемого таким образом кодового описания чертежно-графического изображения с целью его последующего логического анализа оказывается недостаточной.

Наиболее близким к предлагаемому является устройство, содержащее сумматор, соединенный с группой элементов ИЛИ, с регистрами сдвига, с блоком сравнения, подключенным к первому элементу задержки, к одним входам элементов ИЛИ группы и к регистрам сдвига, триггеры группы, соединенные с элементами И второй группы, второй элемент задержки, подключенный к первому элементу задержки и к другим входам элементов И второй группы, элемент ИЛИ [2].

Однако данное устройство характеризуется недостаточно высокой точностью.

Цель изобретения - повышение точности устройства.

Поставленная цель достигается тем, что в устройство, содержащее первую группу элементов ИЛИ, одни входы которых являются входами первой группы устройства, а выходы соединены с одними входами сумматора, другие входы которого подключены

к регистрам сдвига, блок сравнения, соединенный с регистрами сдвига, с сумматором, с первым элементом задержки, подключенным к второму элементу задержки, и с

- 5 другими входами элементов ИЛИ первой группы, группу триггеров, входы которых являются другой группой входов устройства, а выходы подключены к одним входам соответствующих
- 10 элементов И первой группы, другие входы которых соединены с сумматором и с вторым элементом задержки, и элемент ИЛИ, введен в вторая группа элементов И, входы которых соединены с первым элементом задержки и с сумматором, подключенным к блоку сравнения, а выходы соединены с соответствующими регистрами сдвига, третий элемент задержки, подключенный к первому элементу задержки и к другим входам элементов ИЛИ первой группы, элемент И, входы которого соединены с первым элементом задержки, и с выходом сумматора, третья группа элементов И, одни входы которых подключены к второму элементу задержки и к сумматору, а выходы подключены к элементу ИЛИ, выход которого соединен с входами соответствующих элементов И первой группы, четвертый элемент задержки, подключенный к второму элементу задержки, триггер, входы которого соединены с элементом И и с четвертым элементом задержки, а выходы подключены к соответствующим элементам И первой и третьей групп, а вторая группа элементов ИЛИ, входы которых подключены к соответствующим элементам И первой группы, а выходы являются группой выходов устройства.

На фиг.1 представлена блок-схема устройства; на фиг.2 - конструктивное выполнение логического блока.

- 45 50 55 60
- Устройство включает сумматор 1, первую группу элементов 2 и 3 ИЛИ, регистры 4 и 5 сдвига, блок 6 сравнения, первый 7, второй 8, третий 9 и четвертый 10 элементы задержки, триггер 11, элемент 12 И, группу триггеров 13 и 14, вторую группу элементов 15, 16 и 17 ИЛИ, первую группу элементов 18-24 И, вторую группу 25 и 26 и третью группу 27 и 28 элементов И, элемент 29 ИЛИ. Элементы 8 и 10 задержки, триггеры 11, 13 и 14, элемент 12 И, вторая группа элементов 15-17 ИЛИ, первая группа элементов 18-24 И, третья группа элементов 27 и 28 и элемент 29 ИЛИ входят в состав логического блока 30.

Устройство работает следующим образом.

В исходном состоянии сумматор 1 и регистры 4 и 5 обнулены. Текущее значение содержимого регистров 4 и 5 соответствует текущему значению координат формируемого вектора и определяется количеством элементарных приращений координат, поступивших на входы элементов 2 и 3 ИЛИ.

С приходом каждого импульса, соответствующего изменению текущей координаты на элементарное приращение, на вход элемента 2 ИЛИ и связанный с ним управляющий вход сумматора 1 к содержимому сумматора добавляется содержимое регистра 4, которое, с учетом сдвига разрядов, составит величину, численно равную $0,5X$.

С приходом каждого импульса, соответствующего изменению текущей координаты X на элементарное приращение, на вход элемента 3 ИЛИ и связанный с ним управляющий вход сумматора 1 из содержимого сумматора вычитается содержимое регистра 5, которое, с учетом сдвига разрядов, составит величину, численно равную $0,5Y$.

В результате последовательного переноса содержимого регистров в нем формируется значение функции рассогласования.

Содержимое сумматора, численно равное значению функции рассогласования, сравнивается по модулю в блоке 6 с текущими значениями содержимого регистров 4 и 5. При выполнении логического условия, когда удвоенное значение функции рассогласования больше обоих значений текущих координат, на выходе блока 6 вырабатывается сигнал "Признак конца отрезка", свидетельствующий об отклонении текущего приращения от прямолинейной траектории, и он блокируется на время дальнейшей работы. В момент появления сигнала на выходе блока 6 разрешается считывание и выдача в ЭВМ содержимого регистров 4 и 5, прямо пропорционального относительным координатам конца сформированного вектора. Сумматор 1 при этом обнуляется и на его управляющие входы с выхода блока 6 через элементы 2 и 3 ИЛИ поступают сигналы, разрешающие суммирование содержимого регистра 4 и вычитания содержимого регистра 5. Содержимое сумматора при этом определяется другой величиной функции рассогласования. При этом знак содержимого сумматора характеризует, в какой половине квадранта находится сформированный вектор. Принадлежность вектора к тому или иному сектору квадранта определяется факти-

чески состоянием знакового разряда - сумматора.

После задержки сигнала элементом 7 задержки, достаточной для выполнения операции суммирования содержимого регистров 4 и 5 в сумматоре 1, сигнал с выхода этого элемента поступает на вход блока 30, где запоминается состояние знакового разряда сумматора [1].

10 В зависимости от состояния знакового разряда сумматора на входе одного из элементов 25 и или 26 И появится разрешающий потенциал, поэтому сигнал с выхода элемента 7 задержки через один из указанных элементов поступит на управляющий вход одного из регистров 4 или 5 и вызовет сдвиг содержимого регистра на два разряда в сторону старшего разряда, при этом содержимое другого регистра останется без изменения.

20 Задержанный дополнительно элементом 9 задержки сигнал с выхода элемента 7 задержки поступает через элементы 2 и 3 ИЛИ на управляющие входы сумматора 1, разрешая перенос содержимого регистров 4 и 5 в сумматор.

30 Состояние знакового разряда сумматора после выполнения операции суммирования определяет положение сформированного вектора в пределах соответствующих секторов квадранта.

35 Таким образом, состояние знакового разряда сумматора в различные моменты времени после появления сигнала на выходе блока 6 однозначно определяет положение вектора в пределах квадранта, а значит и его кодовое описание.

40 В пределах плоскости положения вектора его кодовое описание дополняется знаками его проекции на оси координат, что однозначно определяет его местоположение и кодовое описание в пределах четырех квадрантов.

45 50 После выдачи кодового описания вектора регистры и сумматор обнуляются (связь не показана), затем описанный цикл обработки информации повторяется.

55 Блок 30 преобразует исходные кодовые описания сформированного вектора и выходные кодовые описания, в которых код вектора представлен в двоичной системе счисления порядковым номером вектора, принадлежащего к одному из восьми векторов фиксированных направлений, к которому ближе всего расположен сформированный вектор.

60 Исходной информацией для работы блока 30 является состояние знакового разряда сумматора 1 в момент прихода на вход блока сигнала

с выхода элемента 7 задержки, состояние знакового разряда сумматора после прихода этого сигнала на вход логического блока и состояние сигналов на знаковых входах логического блока, определяющих знак проекции сформированного вектора на оси координат.


С приходом на вход элемента 12 И сигнала с выхода элемента 7 задержки триггер 13 устанавливается в состояние, которое соответствует в этот момент состоянию знакового разряда сумматора 1. После задержки входного импульса элементом 8 задержки с его выхода на управляющий вход элементов 27, 28, 22, 24 и 19 и поступает сигнал. При наличии разрешающих потенциалов на остальных входах элементов 27 и 28 И этот сигнал через элемент 29 ИЛИ поступает на управляющий вход элементов 21, 23, 20 и 18 И.


В зависимости от входных сигналов на остальных входах элементов 18-

24 И, определяемых состоянием триггеров 11, 13 и 14 и знакового разряда сумматора 1, на выходах тех элементов И, на выходах которых присутствуют все входные сигналы, появляются выходные сигналы. Эти сигналы поступают на входы элементов 15-17 ИЛИ, преобразующие входные сигналы в двоичный код, соответствующий номеру вектора, к которому ближе всего расположен сформированный вектор. С выходов этих элементов сигналы поступают на магистраль.

После некоторой задержки входного сигнала элементом 10 задержки триггер 11 устанавливается в исходное состояние. Этим же сигналом в исходное состояние могут быть установлены и другие элементы устройства, например сумматор 1.

Введение новых узлов и элементов, а также новых конструктивных связей позволяет существенно повысить точность устройства.





Фиг.2

Составитель Т.Ничипорович
 Редактор М.Петрова Техред М.Гергель Корректор О.Тигор
 Заказ 1360/50 Тираж 699 Подписьное
 ВНИИПП Государственного комитета СССР
 по делам изобретений и открытий
 113035, Москва, Ж-35, Раушская наб., д. 4/5
 Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4