

Союз Советских  
Социалистических  
Республик



Государственный комитет  
Совета Министров СССР  
по делам изобретений  
и открытий

# О П И САНИЕ ИЗОБРЕТЕНИЯ

## К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

(11) 556436

(61) Дополнительное к авт. свид-ву —

(22) Заявлено 11.12.74 (21) 2082860/24

с присоединением заявки № —

(23) Приоритет —

Опубликовано 30.04.77. Бюллетень № 16

Дата опубликования описания 22.06.77

(51) М. Кл. 2 G 06F 7/52

(53) УДК 681.325(088.8)

(72) Автор  
изобретения

А. Т. Пешков

(71) Заявитель

Минский радиотехнический институт

### (54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ

1

Изобретение относится к области вычислительной техники и может быть использовано для построения десятичных арифметических устройств, оперирующих как с двоичными, так и с десятичными кодами.

Известно устройство для деления десятичных чисел, содержащее блок управления, десятичный сумматор, регистр частного и регистр делителя, в котором информационные выходы регистра делителя присоединены к информационным входам сумматора, выход знака которого присоединен к входу блока управления, первый выход которого присоединен к входу прибавления единицы регистра частного, вход сдвига которого соединен с входом сдвига сумматора и с вторым выходом блока управления, третий и четвертый выходы которого подключены соответственно к управляющим входам сложения и вычитания сумматора [1].

Недостатком этого устройства является низкая скорость работы.

Наиболее близким техническим решением к изобретению является устройство, содержащее блок управления, сумматор, регистр делителя, регистр частного, два блока элементов И, причем выходы прямого и обратного кодов регистра делителя подключены к первым входам блоков элементов И, выходы которых подключены к первому

2

входу сумматора, выход знакового разряда которого подключен к первому входу блока управления, первый выход которого подключен к второму входу первого блока элементов И, а второй выход блока управления подключен к второму входу второго блока элементов И и к первому входу регистра частного [2].

Недостатком устройства является то, что оно, обеспечивая сравнительно высокую скорость выполнения операции деления, работает только с двоичными кодами и не может использоваться для деления десятичных чисел.

Цель изобретения — расширение функциональных возможностей устройства.

Это достигается тем, что в устройство введены два блока умножения на два, первые 20 входы которых подключены к третьему выходу блока управления, второй вход первого блока умножения на два подключен к выходу регистра частного, второй вход которого подключен к выходу первого блока умножения на два, второй вход сумматора подключен к выходу второго блока умножения на два, второй вход которого подключен к выходу сумматора.

На чертеже показана блок-схема устройства.

Схема содержит блок 1 управления, регистр 2 частного, сумматор 3, регистр 4 делителя, блоки элементов И 5, 6, блоки 7, 8 умножения на два.

Устройство работает в циклическом режиме. Каждый цикл выполняется за два такта. Первый такт выполняется по сигналу, появляющемуся на первом или втором выходе блока 1 управления, второй такт — по сигналу на третьем выходе блока управления. Количество циклов, обеспечивающее формирование искомого частного, определяется количеством разрядов двоичного эквивалента искомого десятичного частного.

На первом такте каждого цикла при наличии сигнала на выходе знакового разряда сумматора 3 (отрицательное значение в сумматоре) появляется сигнал на первом выходе блока управления, обеспечивающий через блок элементов И 5 передачу на первый вход сумматора 3 прямого кода делителя. Содержимое сумматора (остаток или делимое) складывается с кодом делителя.

Если на начало цикла сигнал на выходе знака сумматора 3 отсутствует, то появляется сигнал на втором выходе блока 1 управления. Поэтому на первом такте цикла обеспечивается вычитание из положительного содержимого сумматора 3 кода делителя за счет передачи через второй элемент И 6 обратного кода делителя. Кроме того, на первом такте по сигналу на втором выходе блока управления осуществляется установка единицы в младшем разряде регистра 2 частного.

На втором такте каждого цикла по сигналу на третьем выходе блока управления, поступающему на первые входы блоков 7, 8 умножения на два, происходит умножение на два десятичного промежуточного частного в регистре частного и остатка в сумматоре. Полученные удвоенные значения снова заносятся в регистр частного и сумматор соответственно. На этом заканчивается выполнение очередного и осуществляется переход к выполнению следующего цикла.


Таким образом, введение двух цепей умножения на два десятичных числа позволяет выполнять операцию деления десятичных чисел. Если сумматор предлагаемого устройства построен на основе двоичного сумматора, а цепи удвоения десятичных кодов выполнены в виде преобразователей двоичного кода в десятичный на основе сдвигающих регистров, то практически без дополнительных затрат можно на предлагаемом устройстве выполнять и операцию деления двоичных кодов.

#### Формула изобретения

Устройство для деления, содержащее блок управления, сумматор, регистр делителя, регистр частного, два блока элементов И, причем выходы прямого и обратного кода регистра делителя подключены к первым входам блоков элементов И, выходы которых подключены к первому входу сумматора, выход знакового разряда которого подключен к первому входу блока управления, первый выход которого подключен к второму входу первого блока элементов И, а второй выход блока управления подключен к второму входу второго блока элементов И и к первому входу регистра частного, отличающееся тем, что, с целью расширения функциональных возможностей, в устройство введены два блока умножения на два, первые входы которых подключены к третьему выходу блока управления, второй вход первого блока умножения на два подключен к выходу регистра частного, второй вход которого подключен к выходу первого блока умножения на два, второй вход второго блока умножения на два, второй вход которого подключен к выходу сумматора.

Источники информации, принятые во внимание при экспертизе:

1. Карцев М. А. Арифметика цифровых машин. М., «Наука», 1969, с. 524.
2. Хетагуров Я. А. и др. Основы инженерного проектирования ЦВМ. М., «Сов. радио», 1972, с. 141.



Составитель В. Жуков

Редактор Т. Рыбалова

Техред Л. Котова

Корректор Т. Добровольская

Заказ 1112/8      Изд. № 419      Тираж 815      Подписано  
 ЦНИИПТИ Государственного комитета Совета Министров СССР  
 по делам изобретений и открытий  
 113035, Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2