




СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК

(19) SU (11) 1265940

A1

60 4 Н 02 М 3/335

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ



ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

(21) 3845990/24-07

(22) 21.01.85

(46) 23.10.86. Бюл. № 39

(71) Минский радиотехнический институт

(72) В.В.Попов, В.Э.Пацевич, Е.С.Мытник, В.М.Горбачев и С.Л.Мойсейчук

(53) 621.316.722.1(088.8)

(56) Заявка ФРГ № 2468379,
кл. Н 02 J 7/10, 1978.


Заявка Японии № 55-3893,
кл. Н 02 J 7/10, 1980.

Белостоцкий Б.Р., Любавский Ю.В.,
Овчинников В.И. Основы лазерной техники.— М.: Советское радио, 1972,
с. 250.

Авторское свидетельство СССР
№ 1050061, кл. Н 02 М 3/335, 1983.

(54) СТАБИЛИЗАТОР ПОСТОЯННОГО ТОКА

(57) Изобретение относится к электротехнике, в частности к источникам вторичного электропитания. Цель изобретения — повышение стабильности выходного тока. Для формирования стабильного тока в нагрузке в устройство введен последовательный резонансный LC-контур 18, который является параметрическим стабилизатором тока. При изменении сопротивления нагрузки изменяется добротность контура 18, т.е. напряжение на его выходе. Для улучшения стабильности тока нагрузки необходимо, чтобы амплитуда первой гармоники была застабилизирована. В данном устройстве обеспечена среднеквадратичная погрешность значения амплитуды первой гармоники не более 1%. 3 ил.



Фиг. 1

69
SU (11) 1265940 A1

Изобретение относится к электро- технике и может быть использовано в устройствах стабилизации постоянного тока.

Целью изобретения является повыше- 5 ние точности стабилизации выходного тока при изменении входного напряже-ния.

На фиг.1 приведена структурная 10 схема стабилизатора постоянного тока, на фиг.2 и 3 - структурные схемы первого и второго умножителей аналоговых сигналов.

Стабилизатор постоянного тока (фиг.1) содержит первый выпрямитель 1 и первый фильтр 2, положительный выход которого соединен с коллектором первого 3, а отрицательный - с эмиттером второго 4 транзисторов усилите-ля мощности, управляющие переходы ко- 15 торых соединены с выходами первого 5 и второго 6 логических элементов И соотвественно, при этом первые входы последних подключены к парафазным вы-ходам счетного триггера 7, счетным 20 входом подключенного к генератору 8 тактовых импульсов, их вторые входы объединены и подключены к выходу узла 9 защиты, а третий объединены и под-ключены к выходу RS-триггера 10, S-вход которого подключен к выходу ге-нератора 8 тактовых импульсов, а R-вход соединен с выходом третьего ло- 25 гического элемента И 11, первый, вто-рой и третий входы которого соединены с выходами первого 12, второго 13 и третьего 14 интеграторов соответст-венно, входы которых соединены с вы-ходами первого 15, второго 16 и тре-тьего 17 сумматоров соответственно, 30 при этом эмиттер первого 3 и коллек-тор второго 4 транзисторов усилителя мощности соединены с вторым входом последовательного резонансного LC-контура 18, первый вход которого сое-динен со средней точкой первого фильтра 2, а выход - с входом трансформа-тора 19, выход которого через второй 35 выпрямитель 20 и второй фильтр 21 со-единен с выходными выводами, при этом эмиттер первого 3 и коллектор второго 4 транзисторов усилителя мощности соединены с входом третьего выпрямителя 22, выход которого соединен с входами первого 23 и второго 24 умножителей 40 аналоговых сигналов, при этом выходы первого 23 и второго 24 умножителей аналоговых сигналов соединены с пер-

выми входами второго 16 и третьего 17 сумматоров соответственно, вторые 45 входы которых объединены и соединены с источником 25 опорного напряжения и первым входом первого сумматора 15, второй вход которого соединен с выхо-дом третьего выпрямителя 22.

Первый умножитель 23 аналоговых сигналов (фиг.2) содержит первый 26 и второй 27 логарифмирующие усили-тели, входы которых объединены и соеди-нены с входом первого умножителя 23 аналоговых сигналов, а выходы соеди-нены с первым и вторым входами соот-вественно первого суммирующего уси-лиеля 28, выход которого соединен с 50 входом первого антилогарифмирующе-го усилителя 29, выход которого соединен с выходом первого умножителя 23 ана-логовых сигналов.

Второй умножитель 24 аналоговых сигналов (фиг.3) содержит с третьего по девятый логарифмирующие усили-тели 30, входы которых объединены и соеди-нены с входом второго умножителя 24 аналоговых сигналов, а выходы соеди-нены с первого по седьмой входами со-ответственно второго суммирующе-го усилителя 31, выход которого соединен с входом второго антилогарифмирующе-го усилителя 32, выход которого соеди-нен с выходом второго умножителя ана-логовых сигналов.

Устройство работает следующим об-35 разом.

Для формирования стабильного тока в нагрузке в устройство введен после-довательный резонансный LC-контур 18, который является параметрическим ста-билизатором тока. При изменении со-противления нагрузки изменяется доб-ротность LC-контура 18, т.е. напряже-ние на его выходе. Предположим, что сопротивление нагрузки уменьшилось, 45 т.е. LC-контур 18 нагружен сильнее и потери в нем возросли, а доброт-ность упала. Напряжение на выходе контура 18 снижается практически во-столько же раз, как и сопротивление 50 нагрузки. Ток нагрузки при этом оста-ется постоянным. Однако, если возра-стает амплитуда импульсов на входе LC-контура 18 при изменении входного напряжения, ток в нагрузке изменяет-55 ся. Для улучшения стабильности тока нагрузки необходимо, чтобы амплитуда первой гармоники, несущей основную энергию выходного сигнала преобразо-

вателя, была стабилизирована. Закон изменения амплитуды первой гармоники в зависимости от амплитуды выходных импульсов и их длительности можно записать как

$$b_1 = \frac{LU_0}{\pi} \sin \cdot \sin \frac{\tau}{2}, \quad (1)$$

где U_0 - амплитуда импульсов;

τ - ширина импульсов,

t - середина абсциссы импульсов.

Выражение (1) получено при разложении в ряд Фурье последовательности двуполярных импульсов.

Если середина импульсов расположена в точках $t = \frac{\pi}{2} n$, где $n = 1, 2, \dots$

то амплитуду первой гармоники можно записать как

$$b_1 = \frac{4U_0}{\pi} \sin \frac{\tau}{2}. \quad (2)$$

Для того, чтобы выполнялось условие $b_1 = \text{const}$, закон изменения длительности импульсов можно записать как

$$\tau = 2 \arcsin \frac{\pi b_1}{4U_0}. \quad (3)$$

Площадь импульсов $S = U_0 \cdot r$ можно записать при этом

$$S = 2U_0 \arcsin \frac{\pi b_1}{4U_0}. \quad (4)$$

Выражения (3) и (4) аппроксимируются с точностью 5% выражениями

$$r = \frac{3b_1}{2U_0} + \frac{b_1}{10U_0^2} + \frac{10b_1}{51U_0}; \quad (5)$$

$$S = \frac{3b_1}{2} + \frac{b_1}{10U_0} + \frac{10b_1}{51U_0^2}. \quad (6)$$

Выражение (5) обеспечивает среднеквадратичную погрешность значения амплитуды первой гармоники не более 1%.

Устройство (фиг.1) содержит модулятор, реализующий зависимость (5). Интегратор 12 реализует функцию $3b_1/2U_0$, интегратор 14 - функцию $b_1/10U_0^2$, интегратор 13 - $10b_1/51U_0$. Постоянные коэффициенты устанавливаются резисторами сумматоров 15-17.

На входы интеграторов 12-14 через сумматоры 15-17 соответственно поступает сигнал $U_{\text{упр}}$ с выхода источника 25 опорного напряжения, и на выходах интеграторов появляется линейно нарастающее напряжение. По приходу тактового импульса с генератора 8 тактовых импульсов RS-триггер по S-входу ус-

танавливается в единичное состояние. При этом на одном из выходов счетного триггера 7 также появляется сигнал логической "1" (предположим, на прямом выходе). Если на выходе узла 9 защиты нет запрещающего сигнала, то с выхода логического элемента И 6 сигнал логической "1" открывает транзистор 4. На выходе усилителя мощности появляется импульс с амплитудой U_0 , который через выпрямитель 22 поступает на входы умножителей 23 и 24 аналоговых сигналов и через сумматор 15 на вход интегратора 12. Умножители аналоговых сигналов возводят амплитуду импульса в соответствующую степень.

Процесс умножения рассмотрим на примере перемножения двух сигналов, т.е. на примере умножителя 23.

На выходах логарифмирующих усилителей - сигналы, равные логарифму от входного. Суммирующий усилитель складывает эти логарифмы. При этом имеет место математическая операция $\lg A + \lg B = \lg(A \times B)$, т.е. на выходе усилителя 28 сигнал равен логарифму произведения входных сигналов и поступает на вход антilogарифмирующего усилителя 29. Таким образом, с выхода умножителя 23 аналоговых сигналов поступает сигнал, равный квадрату входного сигнала. Умножитель 24 аналоговых сигналов работает аналогично с той лишь разницей, что возводит входной сигнал в седьмую степень.


С выходом умножителей 23 и 24 сигналы через соответствующие сумматоры 17 и 16 поступают на входы соответствующих интеграторов 14 и 13, т.е. по приходу тактового импульса конденсаторы интеграторов 12-14 начинают разряжаться, и на выходе интеграторов напряжение начинает снижаться. Когда напряжение на выходе всех интеграторов достигает нуля, на выходе логического элемента И 11 появляется сигнал логического "0", который устанавливает RS-триггер в состояние логического "0". Транзистор при этом закрывается и заканчивается формирование выходного импульса. В следующем такте процесс повторяется с той лишь разницей, что теперь открывается транзистор 3. При увеличении напряжения электроснабжения амплитуды импульсов возрастают. При этом напряжение на выходе выпрямителя 22 также возрастает и ин-

теграторы 12-14 быстрее разряжаются, т.е. процесс формирования импульсов на выходе заканчивается быстрее. Таким образом, амплитуда первой гармоники последовательности импульсов практически постоянна.


Ф о р м у л а и з о б р е т е н и я

Стабилизатор постоянного тока, содержащий первый выпрямитель, вход которого соединен с входными выводами, а выход - с входом первого сглаживающего фильтра, положительный и отрицательный выводы которого соединены с коллектором первого и эмиттером второго транзисторов усилителя мощности соответственно, управляющие переходы которых соединены с выходами первого и второго логических элементов И соответственно, первые входы которых подключены к парафазным выходам счетного триггера, счетным входом подключенного к выходу генератора тактовых импульсов, вторые входы первого и второго логических элементов И объединены и подключены к выходу узла защиты, а третий выходы объединены и подключены к выходу RS-триггера, S-вход которого подключен к выходу генератора тактовых импульсов, выход источника опорного напряжения соединен с первым входом первого сумматора, выход которого соединен с входом первого интегратора, выход силового трансформатора через второй выпрями-

тель и второй сглаживающий фильтр соединен с выходными выводами, отдающими тем, что, с целью 5 повышения стабильности выходного тока, в него введены последовательный резонансный LC-контур, третий выпрямитель, первый и второй умножители аналоговых сигналов, второй и третий сумматоры, второй и третий интеграторы, третий логический элемент И, при этом первый вход резонансного LC-контура соединен со средней точкой первого сглаживающего фильтра, второй вход соединен с эмиттером первого и коллектором второго транзисторов усилителя мощности и входом третьего выпрямителя, выход резонансного LC-контура соединен с выходом силового трансформатора, выход третьего выпрямителя соединен с вторым входом первого сумматора и первого и второго умножителей аналоговых сигналов, причем выходы первого и второго умножителей аналоговых сигналов соединены с входами второго и третьего сумматоров, выходы которых соединены с входами второго и третьего интеграторов соответственно, выходы первого, второго и третьего интеграторов соединены с первым, вторым и третьим входами третьего логического элемента И, выход которого соединен с R-входом RS-триггера, при этом вторые входы второго и третьего сумматоров объединены и соединены с выходом источника опорного напряжения.



Фиг.2



Фиг.3

Составитель Е.Финогенов

Редактор О.Юрковецкая

Техред А.Кравчук Корректор С.Шекмар

Заказ 5678/55

Тираж 631

Подписьное

ВНИИПТИ Государственного комитета СССР

по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4