



СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК

(19) SU (11) 1282117 A1

(5D 4 G 06 F 7/52)

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

(21) 3921201/24-24

(22) 28.06.85

(46) 07.01.87. Бюл. № 1

(71) Минский радиотехнический институт

(72) А.Г.Батюков и А.А.Штостак

(53) 681.325(088.8)

(56) Карцев М.А., Брик В.А., Вычислительные системы и синхронная арифметика.- М.: Советское радио, 1981, с. 239-242, рис. 5.4.3, 5.4.4.

Авторское свидетельство СССР
№ 1249551, кл. G 06 F 7/52, 1984.

(54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ

(57) Изобретение относится к вычислительной технике и может быть применено для выполнения операции деления чисел. Целью изобретения является повышение быстродействия за счет обработания остатка в двухрядном коде за счет формирования в каждом цикле по значению старших разрядов делителя и остатка нескольких цифр частного. Правильное формирование цифр частного в устройстве осуществляется с помощью двух блоков деления усеченных чисел, коммутатора и сумматора.

4 ил.

(19) SU (11) 1282117 A1

Изобретение относится к вычислительной технике и может быть применено в быстродействующих арифметических устройствах для выполнения операции деления чисел.

Цель изобретения - повышение быстродействия устройства.

На фиг.1 приведена структурная схема предлагаемого устройства; на фиг.2 - функциональная схема блока деления усеченные чисел при $K = 3$; на фиг.3 - микропрограмма работы устройства; на фиг.4 - функциональная схема блока управления.

Устройство для деления содержит (фиг.1) первый 1 и второй 2 регистры остатка, регистр 3 делителя, сумматор 4 частного, первый 5 и второй 6 блоки деления усеченных чисел, первый коммутатор 7, блок 8 умножения, вычитатель 9, сумматор 10, второй коммутатор 11, блок 12 управления, входы данных 13 и синхронизации 14 устройства, выходы частного 15 и остатка 16 устройства, выходы 17 и 18 первого и второго регистров остатка соответственно, выходы 19 и 20 старших разрядов первого и второго регистров остатка соответственно, выходы 21 первого коммутатора, выходы 22 регистра делителя, выходы 23 старших разрядов регистра делителя, выходы 24 и 25 первого и второго блоков деления усеченных чисел соответственно, выходы 26 второго коммутатора, выходы 27 и 28 переноса в старшие разряды и суммы сумматора 10 соответственно, выходы 29 и 30 первой и второй группы блока умножения, выходы 31 и 32 разности и заема вычитателя, первый, второй, третий, четвертый и пятый выходы 33-37 блока управления.

Блок деления усеченных чисел (фиг.2) содержит ячейки 38-41 первого, второго, третьего и четвертого типов, соответственно, входы A, B, C, E, Q ячеек 38 первого типа выходы D, R, S, H, F, L ячеек 38 первого типа, входы X, Y, Z, W ячеек 39 второго типа, выходы V, U ячеек 39 второго типа, входы D1, D2, D3, D4, R1, R2, R3, ячеек 40 третьего типа, выходы K ячеек 40 третьего типа, входы N и M ячеек 41 четвертого типа, выходы T и G ячеек 41 четвертого типа.

Блок управления (фиг.4) содержит счетчик 42 и блок 43 памяти микрокоманд.

Первый регистр 1 остатка ($n+1$)-разрядный, из которых один разряд расположен слева от запятой, а n разрядов - справа от запятой. В исходном состоянии в этом регистре хранится n -разрядный двоичный код делимого без знака, а в процессе деления в него записываются значения сумм очередных остатков, формируемых в устройстве в двухрядном коде (в виде двух чисел: первое число является поразрядной суммой остатка, а второе - его поразрядными переносами). Второй регистр 2 остатка содержит n разрядов, из которых один расположен слева от запятой, а остальные - справа. В исходном состоянии этот регистр обнулен. Регистр 3 делителя n -разрядный, причем все разряды расположены справа от запятой. В регистре делителя 3 в исходном состоянии хранится n -разрядный двоичный код делителя без знака. Предполагается, что регистры реализованы на основе двухтактных синхронных DV-триггеров. Запись информации в регистры производится по синхроимпульсу при наличии разрешающего потенциала на их V-входах.

Сумматор 4 частного предназначен для хранения частного. В первом такте деления сумматор 4 частного обнуляется путем подачи импульса с входа 14 синхронизации устройства на его синхровход и разрешающего потенциала с первого выхода 33 блока 12 управления на вход разрешения установки в нуль сумматора 4 частного. Во всех других тактах работы устройства в сумматоре 4 частного накапливается значение частного. Для этого к значению частного, сформированному на предыдущих тактах работы устройства и сдвинутому на $(k-1)$ разряд влево (в сторону старших разрядов), прибавляется значение к цифре частного, сформированных на выходах 26 второго коммутатора 11 в текущем такте. Запись результата этого суммирования в сумматор 4 частного производится по синхроимпульсу при наличии разрешающего потенциала на входе разрешения записи, который подключен к второму выходу 34 блока 12 управления. После завершения деления образованное в сумматоре 4 частное поступает на выход 15 частного устройства. Предполагается, что сумматор 4 частного реализован точно так же, как и в известном

устройстве, т.е. на основе комбинационного сумматора и регистра.

Формирование к цифр частного на каждом такте работы предлагаемого устройства производится путем деления 5 значения старших разрядов неприведенного остатка на значение старших разрядов делителя, увеличенное на единицу младшего разряда. Увеличение значения старших разрядов делителя на единицу младшего разряда устраниет возможность получения в устройстве к цифр частного с избытком. Но, так как в предлагаемом устройстве при формировании к цифр частного используются старшие разряды неприведенного остатка, становится возможным образование значения к цифр частного с избытком. Для исключения этого в устройстве предусмотрены два канала формирования к цифр частного. Первый канал образован первым блоком 5 деления усеченные чисел. На его выходах 24 формируется к цифр частного путем деления старших разрядов неприведенного остатка на значение старших разрядов делителя, увеличенное на единицу младшего разряда, в предположении, что после приведения остатка к однорядному коду в его старшие разряды не поступает сигнал переноса из младших разрядов. Второй канал включает второй блок 6 деления усеченных чисел. На его выходах 25 формируется к цифр частного путем деления старших разрядов неприведенного остатка на значение старших разрядов делителя, увеличенное на единицу младшего разряда, в предположении, что после приведения остатка к однорядному коду в его старшие разряды поступает единичный сигнал переноса из младших разрядов. Выборка же необходимого значения к цифр частного осуществляется с помощью второго сумматора 11, который управляется сигналом, обработанным на выходе 27 переноса в старшие разряды сумматора 10. Если сигнал на выходе 27 сумматора 10 соответствует логическому нулю, то второй коммутатор 11 передает на свои выходы 26 значение к цифр частного, сформированных в первом блоке 5 деления усеченных чисел, в противном случае на выходы 26 второго коммутатора 11 передается значение к цифр частного, образованных во втором блоке 6 деления усеченных чисел. Второй коммута-

тор 11 может быть реализован на элементах 2И-ИЛИ.

Число старших разрядов делителя и остатка, необходимое для обработки в первом 5 и втором 6 блоках деления усеченных чисел для получения значения к цифр частного с точностью до единицы их младшего разряда, зависит от диапазона значений делимого и делителя. Пусть делимое x и делитель y - нормализованные положительные двоичные дроби, т.е. $1/2 \leq x \leq 1$ и $1/2 \leq y < 1$. Разумеется, что это спрашивливо только на первом шаге деления. В дальнейшем, когда в роли делимого выступают промежуточные остатки, возможно нарушение нормализации делимого как влево, так и вправо. В общем случае делимое x в предлагаемом устройстве может изменяться в пределах $0 \leq x < 2y$. При принятых допущениях для получения на выходах 24 и 25 первого 5 и второго 6 блоков деления усеченных чисел к двоичных цифр частного с точностью до единицы их младшего разряда достаточно обработать $(k+2)$ старших разрядов делимого x (один разряд - слева от запятой, а $(k+1)$ разрядов - справа от запятой) и $(k+2)$ старших разрядов делителя y (все разряды находятся справа от запятой). В первом блоке 5 производится деление значения старших $(k+2)$ разрядов неприведенного остатка, поступающих на входы делимого первой и второй групп блока 5 с выходов 19 и 2 старших разрядов первого и второго регистров 1 и 2 соответственно, на значение старших $(k+2)$ разрядов делителя, поступающих на входы делимого блока 5 с выходов 23 старших разрядов регистра 3, увеличенное на единицу младшего разряда, в предположении, что после приведения остатка к однорядному коду в его старшие разряды не поступает сигнал переноса из младших разрядов. В блоке 6 производится деление значения старших $(k+2)$ разрядов неприведенного остатка, поступающих на входы делимого блока 6 с выходов 19 и 20 старших разрядов регистров 1 и 2 соответственно, на значение старших $(k+2)$ разрядов делителя, поступающих на входы делимого блока 6 с выходов 23 старших разрядов регистра 3, увеличенное на единицу младшего разряда, в предположении, что после приведения остатка к однорядному коду в его старшие разря-

ды поступает единичный сигнал переноса из младших разрядов. При этом значение k -разрядного частного, получаемого на выходах 26, может быть либо равно значению старших K разрядов частного, получаемому при делении n -разрядных чисел, либо меньше его на единицу младшего разряда с весом $2^{-(k+1)}$.

Однотактная делительная матрица (фиг.2) выполняет деление $(k+2)$ -разрядного делимого, представленного в двухрядном коде, на $(k+2)$ -разрядный делитель по методу без восстановления остатка и без приведения переносов в остатках. Если цифра частного равна единице, то вычитание делителя из остатка производится прибавлением обратного кода делителя без прибавления единицы в младший разряд. Если цифра частного равна нулю, то к значению остатка прибавляется значение прямого кода делителя с прибавлением единицы в младший разряд. Этим обеспечивается увеличение значения делителя на единицу младшего разряда. Делимое поступает в матрицу по шинам 19 и 20 в двухрядном коде, делитель подается пошине 23. Матрица для деления реализована на ячейках четырех типов. Выходные сигналы ячейки 38 первого типа формируются по следующим булевым выражениям: $F = Q$, $H = C$; $S_1 = A + B + C + Q$; $D = (A + B + C + Q) \& E$; $R = (A + B + C + Q) + E$; $L = (A + B) \& (C + Q) + A \& B$. Выходные сигналы ячейки 39 второго типа формируются по булевым выражениям: $V = Z$; $U = x + y + Z + W$. Выходные сигналы ячейки 40 третьего типа формируются по булевым выражениям: $K = D4 R3 \& R2 \& R1 + D3 \& R3 \& x R1 + D2 \& R1 + D1$. Выходные сигналы ячейки 41 четвертого типа формируются по булевым выражениям: $T = N + M$; $G = N + M$. В первом блоке 5 на входы А и В младшей ячейки (типа 38) первой линейки матрицы с шины Р подается сигнал логического нуля, в блоке 6 на входы А и В младшей ячейки 38 первого типа первой линейки матрицы с шины Р подается сигнал логической единицы. Последним обеспечивается увеличение значения старших разрядов неприведенного остатка на единицу младшего разряда в блоке 6, в котором формируются к разрядов частного, в предположении, что после приведения остатка к однорядному коду в его ста-

ршие разряды поступает сигнал переноса из младших разрядов.

С помощью сумматора 10 двухрядный код остатка, хранимый в первом 1 и втором 2 регистрах остатка, преобразуется в однорядный код. Если вычитатель 9 реализован на одноразрядных двоичных вычитателях и в нем формируется остаток в двухрядном коде в виде разности и займа, то сумматор 10 фактически осуществляет операцию вычитания. Предполагается, что эта операция выполняется через суммирование. Для этого необходимо информацию, поступающую на его вход с выхода 18 регистра 2, проинвертировать, а на вход переноса сумматора 10 подать сигнал логической единицы (сумматор 10 комбинационного типа с ускоренным распространением переноса). На выход 27 переноса в старшие разряды сумматора 10 поступает сигнал переноса, образованный в разряде сумматора 10 с весом $2^{-(k+2)}$. Этот же сигнал переноса поступает в разряд сумматора 10 с весом $2^{-(k+1)}$.

Блок 12 управления координирует работу узлов и блоков устройства при выполнении в нем операции деления чисел. Счетчик 42 накапливающего типа и предназначен для естественной адресации микрокоманд. Вход счета счетчика соединен с входом 14 синхронизации устройства. В качестве блока 43 памяти микрокоманд может быть применена быстродействующая постоянная память емкостью $(m+2)^n$, где $m = \frac{n}{k-1}$.

В самом начале работы устройства счетчик 42 устанавливается в некоторое исходное состояние, например в ноль (на фиг.4 цепь установки счетчика 42 в исходное состояние не показана).

Устройство для деления работает следующим образом.

Пусть на вход 13 устройства уже поступили n -разрядные двоичные коды делимого x и делителя y (здесь предполагается, что делимое и делитель правильные положительные дроби), а счетчик 42 блока 12 управления установлен в исходное нулевое состояние. По содержимому счетчика 42, которое служит адресом обращения к блоку 43 памяти микрокоманд блока 12 управления, из памяти 43 считывается микрокоманда "1", которой соответствуют управляющие сигналы У33, У35, У36

(фиг.3). В результате этого соответственно на первом 33, третьем 35 и четвертом 36 выходах, блока 12 управления устанавливаются уровни логической единицы. Под действием этих управляемых сигналов первый коммутатор 7 пропускает на информационные входы первого регистра 1 остатка делимое x с входа 13 устройства, регистры остатка 1 и делителя 3 подготовлены к приему информации, так как на их входах разрешения записи присутствуют потенциалы логической единицы, а второй регистр 2 остатка и сумматор 4 частного настроены на обнуление. С приходом первого импульса на вход 14 синхронизации устройства производится запись двоичных кодов делимого x и делителя y в регистры 1 и 3 соответственно, а также обнуление второго регистра 2 остатка и сумматора 4 частного и установка счетчика 42 блока 12 управления в состояние "1". С момента окончания действия первого импульса на входе синхронизации устройства заканчивается подготовительный этап и начинается собственно деление, в процессе которого в течение m тактов формируется $m(k-1)+1$ двоичных цифр частного.

В первом такте собственно деления по значению старших разрядов делимого x (на следующих тактах в роли делимого выступает остаток, хранящийся в регистрах 1 и 2 в двухрядном коде) и делителя y на выходах первого блока 5 деления усеченных чисел формируется к двоичных цифр частного в предположении, что при приведении двухрядного кода текущего остатка в однорядный код на сумматоре 10 не образуется сигнал переноса из младших разрядов остатка в старшие, а на выходах второго блока 6 деления усеченных чисел формируется к двоичных цифр частного в предположении, что при приведении двухрядного кода текущего остатка в однорядный код образуется сигнал переноса из младших разрядов остатка в старшие. Параллельно с работой блоков 5 и 6 работает сумматор 10, который преобразует двухрядный код текущего остатка в однорядный код. По значению сигнала переноса в старшие разряды этого сумматора (этот сигнал переноса образуется на выходе 27 сумматора 10) осуществляется окончательное формирование к цифр частного. Если этот сиг-

нал соответствует уровню логической единицы, то в качестве k -разрядного частного в устройстве используется значение k цифр частного, образованных на выходах блока 6, а если сигнал переноса соответствует сигналу логического нуля, то в качестве k -разрядного частного в устройстве используется значение k цифр частного, сформированных на выходах блока 5. Сформированное на выходах второго коммутатора 11 k -разрядное частное Z_i (на следующих тактах — Z_{i+1} , где i — номер такта собственно деления) поступает на информационные входы младших разрядов сумматора 4. На выходах 29 и 30 блока 8 образуется в двухрядном коде произведение $u \cdot Z_i$, а с помощью вычитателя 9 формируется разность $x - uZ_i$ в двухрядном коде, которая в дальнейшем служит остатком и подается на информационные входы второй группы коммутатора 7 и регистра 2 остатка со сдвигом на $(k-1)$ разрядов влево (в сторону старших разрядов). Одновременно с этим из блока 43 памяти микрокоманд блока 12 управления считывается микрокоманда "2", которой соответствуют управляющие сигналы U_{34}, U_{35} , и соответственно на втором и третьем выходах 34 и 35 блока 12 управления устанавливаются уровни логической единицы. Под действием управляющих сигналов коммутатор 7 пропускает на информационные входы регистра 2 остатка результат с выходов 31 вычитателя 9, регистры 1 и 2 остатка и сумматор 4 частного подготовлены к приему информации. С приходом второго импульса на вход 14 синхронизации устройства в регистры 1 и 2 остатка записывается сформированный на выходах 31 и 32 вычитателя 9 двухрядный код остатка, в младшие разряды сумматора 4 частного заносятся к старших цифр частного, а счетчик 42 блока 12 управления устанавливается в состояние "2".

Аналогичным образом устройство работает и в других тактах. При этом в каждом такте старшая двоичная цифра из k очередных цифр частного, образованных на выходах 26 второго коммутатора 11 и поступающих на информационные входы младших разрядов сумматора 4, подсуммируется к младшему двоичному разряду содержимого сумматора 4, сдвинутому на $(k-1)$ раз-


рядов в сторону его старших разрядов.

После выполнения последнего ($m+1$) такта на выходе 15 частного устройства образуется n -разрядное частное, на выходе 16 остатка устройства образуется n -разрядный остаток. Одновременно с этим из блока 43 памяти микрокоманд блока 12 управления считывается микрокоманда ($m+2$), которой соответствует управляющий сигнал У37, и соответственно на пятом выходе 37 блока 12 управления устанавливается уровень логической единицы, сигнализирующий об окончании операции деления.


Ф о р м у л а изобретения

Устройство для деления, содержащее первый регистр остатка, регистр делителя, сумматор частного, первый блок деления усеченные чисел, блок умножения, вычитатель, первый коммутатор, блок управления, причем вход данных устройств соединен с информационным входом регистра делителя и с первой группой информационных входов первого коммутатора, выход которого соединен с информационным входом первого регистра остатка, выходы старших разрядов которого соединены с первой группой входов делимого первого блока деления усеченные чисел, выход регистра делителя соединен с первой группой входов блока умножения, выходы первой и второй групп которого соединены с первой и второй группами входов вычитаемого вычитателя соответственно, входы синхронизации первого регистра остатка, регистра делителя, сумматора частного и блока управления соединены с входом синхронизации устройства, первый выход блока управления соединен с первым управляющим входом первого коммутатора и с входом установки в "0" сумматора частного, второй выход блока управления соединен с вторым управляющим входом первого коммутатора и с входом разрешения записи сумматора

частного, третий и четвертый выходы блока управления соединены с входами разрешения записи первого регистра остатка и регистра делителя соответственно, пятый выход блока управления является выходом сигнализации окончания деления, выход сумматора частного является выходом частного устройства, отличающееся тем, что, с целью повышения быстродействия, устройство содержит второй регистр остатка, второй блок деления усеченные чисел, второй коммутатор и сумматор, причем выход разности вычитателя соединен с второй группой информационных входов первого коммутатора, выход заема вычитателя соединен с информационным входом второго регистра остатка, выход старших разрядов первого регистра остатка соединен с первой группой входов делимого второго блока деления усеченные чисел, выход старших разрядов второго регистра остатка соединен с второй группой входов делимого первого и второго блоков деления усеченные чисел, выход старших разрядов регистра делителя соединен с входами делителя первого и второго блоков деления усеченные чисел, выходы которых соединены с первыми и вторыми группами информационных входов соответственно второго коммутатора, выход которого соединен с информационным входом младших разрядов сумматора частного и с второй группой входов блока умножения, выходы первого и второго регистров остатка соединены с входами первого и второго слагаемого сумматора соответственно, выход переноса в старшие разряды которого соединен с входом управления второго сумматора, выход суммы сумматора соединен с входом уменьшаемого вычитателя и является выходом остатка устройства, вход синхронизации второго регистра остатка соединен с входом синхронизации устройства, входы установки в "0" и разрешения записи второго регистра остатка соединены с входами установки в "0" и разрешения записи сумматора частного соответственно.




Фиг.1




Фиг.2

24(25)



Фиг. 3



Фиг. 4

Редактор О. Бугир

Составитель Н. Маркелова
Текред Л. Сердюкова Корректор М. Пожо

Заказ 7267/47

Тираж 670

Подписьное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4