МОДЕЛИРОВАНИЕ НЕИСПРАВНОСТЕЙ РАСШИРЕННОГО КЛАССА НА ОСНОВЕ ПЕРЕКЛЮЧАТЕЛЬНЫХ МОДЕЛЕЙ

Белорусский государственный университет информатики и радиоэлектроники г. Минск, Республика Беларусь

Лукашов В.М.

Золоторевич Л.А. – канд. техн. наук, доцент

Рассматривается задача моделирования неисправностей расширенного класса и построения тестов на уровне переключательного представления цифрового устройства. Моделирование осуществляется в многозначном алфавите на основе построения и выполнения сети Петри.

При появлении МОП-технологии интегральных схем стали активно развиваться методы логического моделирования на транзисторном (переключательном) уровне представления объекта, в которых транзистор представляется самым простым логическим элементом. Переход на транзисторный уровень логического моделирования произошел в результате возросших требований к точности моделирования неисправных модификаций схем при решении задач анализа полноты и построения тестов контроля. Это произошло по мере осознания того факта [1], что неисправности, традиционно рассматриваемые на вентильно-логическом уровне представления биполярных структур, не покрывают все дефекты, которые характерны для схем, построенных по МОП-технологии. К примеру, на функционально-логическом уровне оказалось невозможным рассмотрение неисправности типа ПЗТ (постоянно закрытый транзистор), а построение тестов для такой неисправности оказалось существенного сложнее, так как превращает комбинационную структуру в структуру с памятью. Неисправность типа ПОТ (постоянно открытый транзистор) вообще не может проверяться логическими методами, а переходит в класс параметрических неисправностей. Целью данной работы является исследование и доработка программного средства создания моделей цифровых структур на уровне транзисторного представления, позволяющего исследовать динамику функционирования цифровых блоков функционально-сложных систем. Решаются задачи построения автоматных моделей, исследования поведения цифровых блоков при наличии в них логических неисправностей, а так же анализа тестов и построения тестов контроля методом моделирования неисправностей и определения контролирующей способности претендентов на псевдослучайной входной последовательности.

Применяемый метод основан на представлении переключательной структуры как системы коммутации источников постоянных и переменных сигналов с внешними узлами. Для каждого узла следует определить логическое значение коммутируемого сигнала и время коммутации при заданном входном воздействии. Рассматривается общий подход к моделированию переключательной МОП-структуры, который с целью формализации задачи основан на ее сведении к построению и выполнению некоторой (не классической) сети Петри, основанной на структуре объекта [2]. В графе сети переходами описываются транзисторы и источники сигналов, позициями - линии связи. С каждой позицией сети, а так же с выходными дугами переходов связывается четырехэлементный вектор-маркер $S = (0\alpha, 0^* \beta, 1\delta, 1^* \epsilon)$ логического состояния сигнала и динамический параметр времени t. Здесь 0α - логическое состояние сигнала на линии коммутации с источником сигнала логического нуля; 0^* β - логическое состояние сигнала на возможной линии коммутации с источником сигнала логического нуля (предполагается, что на данной линии расположены транзисторы в открытом или неопределенном состоянии); 16 - логическое состояние сигнала на линии коммутации с источником сигнала логической единицы; 1* ϵ - логическое состояние сигнала на возможной линии коммутации с источником сигнала логической единицы (по аналогии с 0* β).

Применяемый алфавит моделирования включает переменные из множества V ∈{0,1,x,z}, где 0 и 1 -логические состояния нуля и единицы, х -состояние неопределенности, z- логическое состояние высокого импеданса, x>1≥0>z. Каждое логическое состояние сигнала дополнительно характеризуется силой сигнала из множества L = {1,2,...,n}; n = 100 (выбирается из соображений точности моделирования). Таким образом, применяемый алфавит моделирования имеет следующий вид: $A = \{0^{100}, 1^{100}, u^{100}, 0^{99}, 1^{99}, u^{99}, ..., 0^{i-1}, 1^{i-1}, u^{i-1}, ... 0^1, 1^1, u^1, z\}$

$$A = \{0^{100}, 1^{100}, u^{100}, 0^{99}, 1^{99}, u^{99}, \dots, 0^{-1}, 1^{-1}, u^{-1}, \dots 0^{1}, 1^{1}, u^{1}, z\}$$

В докладе дается анализ существующих методов переключательного моделирования, описываются дефекты структур МОП-типа и возможные неисправности, которые необходимо рассматривать на уровне переключательного представления. Приводится алгоритм переключательного моделирования исправных структур на переключательном уровне, структура данных программы переключательного моделирования цифровых устройств без неисправностей. Решается задача моделирования неисправностей типа ПЗТ. Обсуждаются некоторые практические результаты.

Список использованных источников:

- 1. Вейцман, И.Н. Тестирование КМОП-схем / И. Н. Вейцман, О. М. Кондратьева // А и Т. Москва. 1992. № 2. С. 3–
- 2. Золоторевич, Л.А. Переключательное моделирование и тестирование МОП- структур / Золоторевич Л.А. // А и Т. Москва. - 1992. - N 11. - C. 133-144.