https://libeldoc.bsuir.by/handle/123456789/37284| Title: | Устранение иерархии транзисторных описаний логических схем |
| Authors: | Кириенко, Н. А. |
| Keywords: | материалы конференций;транзисторные схемы;система логического проектирования |
| Issue Date: | 2019 |
| Publisher: | БГУИР |
| Citation: | Кириенко, Н. А. Устранение иерархии транзисторных описаний логических схем / Кириенко Н. А. // Информационные технологии и системы 2019 (ИТС 2019) = Information Teсhnologies and Systems 2019 (ITS 2019) : материалы международной научной конференции, Минск, 30 октября 2019 г. / Белорусский государственный университет информатики и радиоэлектроники; редкол. : Л. Ю. Шилин [и др.]. – Минск, 2019. – С. 142 – 143. |
| Abstract: | Рассматривается задача преобразования иерархических структурных описаний транзисторных схем в одноуровневые описания. Представлены форматы описаний транзисторных схем, алгоритм преобразования форматов. Алгоритм положен в основу процедуры, функционирующей в экспериментальной системе логического проектирования. |
| URI: | https://libeldoc.bsuir.by/handle/123456789/37284 |
| Appears in Collections: | ИТС 2019 |
| File | Description | Size | Format | |
|---|---|---|---|---|
| Kiriyenko_Ustraneniye.pdf | 317.5 kB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.