Skip navigation
Пожалуйста, используйте этот идентификатор, чтобы цитировать или ссылаться на этот ресурс: https://libeldoc.bsuir.by/handle/123456789/41687
Название: High performance multiplier-less pipelined FPGA architecture for 2-D non-separable quaternionic filter banks
Авторы: Rybenkov, E. V.
Petrovsky, N. A.
Ключевые слова: публикации ученых;quaternionic paraunitary filter;non-separable transform
Дата публикации: 2020
Издательство: Poznan University of Technology
Описание: Rybenkov, E. V. High performance multiplier-less pipelined FPGA architecture for 2-D non-separable quaternionic filter banks / E. V. Rybenkov, N. A. Petrovsky // Signal Processing: Algorithms, Architectures, Arrangements, and Applications : the 24th signal processing conference, Poznan, 23–25 september 2020 / Poznan University of Technology. – Poznan, 2020. – P. 42–47. – DOI: 10.23919/SPA50552.2020.9241273.
Аннотация: This paper presents a systematic design of the 2-D non-separable quaternionic paraunitary filter banks (Q−PUFB) based on the integer-to-integer invertible quaternionic multiplier applied to image processing.
URI: https://libeldoc.bsuir.by/handle/123456789/41687
Располагается в коллекциях:Публикации в зарубежных изданиях

Файлы этого ресурса:
Файл Описание РазмерФормат 
Rybenkov_High.pdf44.88 kBAdobe PDFОткрыть
Показать полное описание Просмотр статистики Google Scholar

Все ресурсы в архиве электронных ресурсов защищены авторским правом, все права сохранены.