Skip navigation
Please use this identifier to cite or link to this item: https://libeldoc.bsuir.by/handle/123456789/12884
Full metadata record
DC FieldValueLanguage
dc.contributor.authorЗахарчук, И. В.-
dc.date.accessioned2017-05-16T12:37:50Z
dc.date.accessioned2017-07-20T12:04:15Z-
dc.date.available2017-05-16T12:37:50Z
dc.date.available2017-07-20T12:04:15Z-
dc.date.issued2017-
dc.identifier.citationЗахарчук, И. В. Реализация алгоритма Сифорова компенсации фазовой ошибки с использованием DSP-процессора : автореф. дисс. ... магистра техники и технологии : 1-39 81 03 / И. В. Захарчук ; науч. рук. В. М. Козел. - Минск : БГУИР, 2017. - 6 с.ru_RU
dc.identifier.urihttps://libeldoc.bsuir.by/handle/123456789/12884-
dc.language.isoruru_RU
dc.publisherБГУИРru_RU
dc.subjectавторефераты диссертацийru_RU
dc.subjectфазовая ошибкаru_RU
dc.subjectDSP-процессорru_RU
dc.subjectмикроэлектроникаru_RU
dc.subjectалгоритм Сифороваru_RU
dc.titleРеализация алгоритма Сифорова компенсации фазовой ошибки с использованием DSP-процессораru_RU
dc.typeAbstract of the thesisru_RU
Appears in Collections:1-39 81 03 Информационнные радиотехнологии

Files in This Item:
File Description SizeFormat 
Zaharchuk_Real.pdf1.07 MBAdobe PDFView/Open
Show simple item record Google Scholar

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.