| DC Field | Value | Language |
|---|
| dc.contributor.author | Герасимович, В. Ю. | - |
| dc.contributor.author | Качинский, М. В. | - |
| dc.contributor.author | Станкевич, А. В. | - |
| dc.date.accessioned | 2014-06-28T12:19:12Z | - |
| dc.date.accessioned | 2017-07-19T09:40:18Z | - |
| dc.date.available | 2014-06-28T12:19:12Z | - |
| dc.date.available | 2017-07-19T09:40:18Z | - |
| dc.date.issued | 2014 | - |
| dc.identifier.citation | Герасимович, В. Ю. Конвейерный процессор алгоритма хэширования MD5 на базе FPGA / В. Ю. Герасимович, М. В. Качинский, А. В. Станкевич // Международная научно-техническая конференция, приуроченная к 50-летию МРТИ-БГУИР : материалы конференции, Минск, 18–19 марта 2014 г. : в 2 ч. / Белорусский государственный университет информатики и радиоэлектроники ; редкол.: А. Н. Осипов [и др.]. – Минск, 2014. – Ч. 1. – C. 280–281. | ru_RU |
| dc.identifier.isbn | 978-985-543-037-8 | - |
| dc.identifier.uri | https://libeldoc.bsuir.by/handle/123456789/248 | - |
| dc.description.abstract | Рассматривается аппаратная реализация алгоритма хэширования MD5 на базе FPGA для приложений, требующих высокой производительности. | ru_RU |
| dc.language.iso | ru | ru_RU |
| dc.publisher | БГУИР | ru_RU |
| dc.subject | алгоритм хэширования MD5 | ru_RU |
| dc.subject | специализированный процессор | ru_RU |
| dc.subject | FPGA | ru_RU |
| dc.subject | материалы конференций | - |
| dc.title | Конвейерный процессор алгоритма хэширования MD5 на базе FPGA | ru_RU |
| dc.type | Article | ru_RU |
| Appears in Collections: | Секция «Проектирование и реализация систем обработки сигналов»
|
