| DC Field | Value | Language |
|---|
| dc.contributor.author | Пилипенко, В. А. | - |
| dc.contributor.author | Понарядов, В. В. | - |
| dc.contributor.author | Горушко, В. А. | - |
| dc.contributor.author | Шведов, В. С. | - |
| dc.contributor.author | Сякерский, В. С. | - |
| dc.contributor.author | Петлицкая, Т. В. | - |
| dc.date.accessioned | 2019-04-15T08:44:02Z | - |
| dc.date.available | 2019-04-15T08:44:02Z | - |
| dc.date.issued | 2010 | - |
| dc.identifier.citation | Особенности вертикального масштабирования при создании биполярных микросхем / В. А. Пилипенко [и др.] // Доклады БГУИР. - 2010. - № 4 (50). - С. 31 - 36. | ru_RU |
| dc.identifier.uri | https://libeldoc.bsuir.by/handle/123456789/34993 | - |
| dc.description.abstract | Показано, что использование быстрых термических обработок в технологическом процессе
создания интегральных микросхем позволяет формировать мелкозалегающие p-n-переходы
за счет уменьшения перераспределения внедренной примеси при данной обработке
без ухудшения их электрических характеристик. Разработана конструкция формирования
n-p-n- и p-n-p-транзисторов, позволяющая провести вертикальное масштабирование интегральных микросхем в два раза без изменения топологических норм их проектирования. | ru_RU |
| dc.language.iso | ru | ru_RU |
| dc.publisher | БГУИР | ru_RU |
| dc.subject | доклады БГУИР | ru_RU |
| dc.subject | быстрая термообработка | ru_RU |
| dc.subject | диэлектрик | ru_RU |
| dc.title | Особенности вертикального масштабирования при создании биполярных микросхем | ru_RU |
| dc.title.alternative | Peculiarities of vertical scaling when creating bipolar microcircuits | ru_RU |
| dc.type | Статья | ru_RU |
| local.description.annotation | It is shown, that application of the fast thermal treatments in the technological process of creation of the integrated microcircuits ensures formation of the shallow bulk p-n-junctions due to reduction of redistribution of the implanted impurity with the given processing without deterioration of their
electric characteristics. The formation design is developed of the n-p-n- and p-n-p-transistors, making
it possible to perform the two times vertical scaling of the integrated microcircuits without variation of
the layout rated norms of their design development. | - |
| Appears in Collections: | №4 (50)
|
