Skip navigation
Пожалуйста, используйте этот идентификатор, чтобы цитировать или ссылаться на этот ресурс: https://libeldoc.bsuir.by/handle/123456789/36688
Полная запись метаданных
Поле DCЗначениеЯзык
dc.contributor.authorЗолоторевич, Л. А.-
dc.date.accessioned2019-10-08T09:00:49Z-
dc.date.available2019-10-08T09:00:49Z-
dc.date.issued2013-
dc.identifier.citationЗолоторевич, Л. А. Верификация проектов и построение тестов контроля СБИС на уровне RTL / Л. А. Золоторевич // Автоматика и телемеханика. – 2013. – №1. – С. 146–158.ru_RU
dc.identifier.urihttps://libeldoc.bsuir.by/handle/123456789/36688-
dc.description.abstractПредлагается метод верификации проектов и направленного построения тестов контроля СБИС, представленных на уровне RTL на языке VHDL. Задача построения тестов и верификации проектов решается на основе КНФ – выполнимости некоторой системы булевых функций.ru_RU
dc.language.isoruru_RU
dc.publisherРоссийская академия наукru_RU
dc.subjectпубликации ученыхru_RU
dc.subjectметод верификации проектовru_RU
dc.subjectязык VHDLru_RU
dc.titleВерификация проектов и построение тестов контроля СБИС на уровне RTLru_RU
dc.typeСтатьяru_RU
Располагается в коллекциях:Публикации в зарубежных изданиях

Файлы этого ресурса:
Файл Описание РазмерФормат 
Zolotorevich_Verifikatsiya.pdf202.58 kBAdobe PDFОткрыть
Показать базовое описание ресурса Просмотр статистики Google Scholar

Все ресурсы в архиве электронных ресурсов защищены авторским правом, все права сохранены.