| Поле DC | Значение | Язык |
|---|
| dc.contributor.author | Золоторевич, Л. А. | - |
| dc.date.accessioned | 2019-10-08T09:00:49Z | - |
| dc.date.available | 2019-10-08T09:00:49Z | - |
| dc.date.issued | 2013 | - |
| dc.identifier.citation | Золоторевич, Л. А. Верификация проектов и построение тестов контроля СБИС на уровне RTL / Л. А. Золоторевич // Автоматика и телемеханика. – 2013. – №1. – С. 146–158. | ru_RU |
| dc.identifier.uri | https://libeldoc.bsuir.by/handle/123456789/36688 | - |
| dc.description.abstract | Предлагается метод верификации проектов и направленного построения тестов контроля СБИС, представленных на уровне RTL на языке
VHDL. Задача построения тестов и верификации проектов решается на
основе КНФ – выполнимости некоторой системы булевых функций. | ru_RU |
| dc.language.iso | ru | ru_RU |
| dc.publisher | Российская академия наук | ru_RU |
| dc.subject | публикации ученых | ru_RU |
| dc.subject | метод верификации проектов | ru_RU |
| dc.subject | язык VHDL | ru_RU |
| dc.title | Верификация проектов и построение тестов контроля СБИС на уровне RTL | ru_RU |
| dc.type | Статья | ru_RU |
| Располагается в коллекциях: | Публикации в зарубежных изданиях
|
