| DC Field | Value | Language |
|---|
| dc.contributor.author | Шашков, А. С. | - |
| dc.date.accessioned | 2021-02-24T08:21:40Z | - |
| dc.date.available | 2021-02-24T08:21:40Z | - |
| dc.date.issued | 2012 | - |
| dc.identifier.citation | Шашков, А. С. Последовательный процессор алгоритма шифрования AES на базе FPGA / А. С. Шашков // Моделирование, компьютерное проектирование и технология производства электронных средств : материалы 48-й научной конференции аспирантов, магистрантов и студентов, Минск, 7 – 11 мая 2012 г. / Белорусский государственный университет информатики и радиоэлектроники ; редкол.: М. П. Батура [и др.]. – Минск : БГУИР, 2012. – С. 242–243. | ru_RU |
| dc.identifier.uri | https://libeldoc.bsuir.by/handle/123456789/43103 | - |
| dc.description.abstract | Сегодня шифрование применяется почти в любых устройствах передачи и хранения данных. Одним из самых популярных алгоритмов шифрования, в том числе реализуемых аппаратно, является алгоритм AES. В данном проекте была осуществлена попытка оптимальной реализации этого алгоритма на итерационной структуре для ПЛИС по критерию максимальной производительности при минимальных затратах ресурсов. | ru_RU |
| dc.language.iso | ru | ru_RU |
| dc.publisher | БГУИР | ru_RU |
| dc.subject | материалы конференций | ru_RU |
| dc.subject | алгоритм шифрования AES | ru_RU |
| dc.subject | процессор зашифрования | ru_RU |
| dc.subject | процессор расшифрования | ru_RU |
| dc.title | Последовательный процессор алгоритма шифрования AES на базе FPGA | ru_RU |
| dc.type | Статья | ru_RU |
| Appears in Collections: | Моделирование, компьютерное проектирование и технология производства электронных систем : материалы 48-й научной конференции аспирантов, магистрантов и студентов (2012)
|
