Skip navigation
Please use this identifier to cite or link to this item: https://libeldoc.bsuir.by/handle/123456789/45507
Full metadata record
DC FieldValueLanguage
dc.contributor.authorКлюченя, В. В.-
dc.date.accessioned2021-10-05T11:41:43Z-
dc.date.available2021-10-05T11:41:43Z-
dc.date.issued2021-
dc.identifier.citationКлюченя, В. В. Архитектура процессора вычисления дискретного косинусного преобразования для систем сжатия изображения по схеме losless-to-lossy / В. В. Ключеня // Доклады БГУИР. – 2021. – № 19 (5). – С. 86–93. – DOI : http://dx.doi.org/10.35596/1729-7648-2021-19-5-86-93.ru_RU
dc.identifier.urihttps://libeldoc.bsuir.by/handle/123456789/45507-
dc.description.abstractАппаратные реализации блоков дискретного косинусного преобразования на арифметике с фиксированной запятой, известные как IntDCT и BinDCT, требуют решения некоторых вопросов. Один из главных вопросов – выбор между реализацией преобразования на ПЛИС или реализацией на цифровом сигнальном процессоре (Digital Signal Processor, DSP). Каждая из реализаций имеет как свои плюсы, так и минусы. Одним из самых главных достоинств реализации на DSP является наличие специальных инструкций, используемых в DSP, в частности, возможность перемножения двух чисел за один такт. Поэтому с появлением DSP было снято ограничение на количество умножений в алгоритмах. С другой стороны, при реализации блока на ПЛИС можно не ограничивать себя разрядностью данных (в разумных пределах), имеется возможность параллельной обработки всех поступающих данных и реализации специализированных вычислительных ядер для различных задач. По сути, проектирование систем мультимедиа на ПЛИС напоминает проектирование схожих систем на логике малой и средней степени интеграции. Такая реализация имеет те же ограничения: относительно малое количество доступной памяти, необходимость проектировать базовые элементы конструкции (умножители, делители) и т. д. Именно неравнозначность операций сложения и умножения при реализации их на ПЛИС и обусловила поиски алгоритмов ДКП с наименьшим числом множителей. Однако даже этого недостаточно, поскольку структура умножителя во много раз сложнее структуры сумматора, что заставило искать способы преобразования без использования умножений вообще. В статье показано, как на основе целочисленного прямого и обратного ДКП и распределенной арифметики создать новую универсальную архитектуру декоррелирующего преобразования на ПЛИС типа FPGA без операций умножения для систем трансформационного кодирования изображений, которые работают по принципу lossless-to-lossy (L2L), и получить лучшие экспериментальные результаты по аппаратным ресурсам по сравнению с аналогичными системами сжатия.ru_RU
dc.language.isoruru_RU
dc.publisherБГУИРru_RU
dc.subjectдоклады БГУИРru_RU
dc.subjectдискретное косинусное преобразованиеru_RU
dc.subjectпринцип lossless-to-lossyru_RU
dc.subjectблочная лестничная структурная параметризацияru_RU
dc.subjectdiscrete cosine transformru_RU
dc.subjectblock staircase structural parameterizationru_RU
dc.titleАрхитектура процессора вычисления дискретного косинусного преобразования для систем сжатия изображения по схеме losless-to-lossyru_RU
dc.title.alternativeArchitecture of the discrete sosine transformation processor for image compression systems on the losless-to-lossy circuitru_RU
dc.typeСтатьяru_RU
Appears in Collections:№ 19(5)

Files in This Item:
File Description SizeFormat 
Klyuchenya_Arkhitektura.pdf396.58 kBAdobe PDFView/Open
Show simple item record Google Scholar

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.