DC Field | Value | Language |
dc.contributor.author | Вишняков, В. А. | - |
dc.contributor.author | Пешков, А. Т. | - |
dc.coverage.spatial | Москва | ru_RU |
dc.date.accessioned | 2022-12-30T06:31:38Z | - |
dc.date.available | 2022-12-30T06:31:38Z | - |
dc.date.issued | 1976 | - |
dc.identifier.citation | Преобразователь двоичного кода в десятичный : пат. 520583 СССР : МПК G 06f 5/02 / В. А. Вишняков, А. Т. Пешков ; заявитель и патентообладатель Минский радиотехнический институт. – № a 2033487/24 ; заявл. 10.06.1974 ; опубл. 29.09.1976. – 3 с. : ил. | ru_RU |
dc.identifier.uri | https://libeldoc.bsuir.by/handle/123456789/49634 | - |
dc.description.abstract | Целью изобретения является сокращение времени преобразования. В описываемом преобразователе это достигается тем, что в нем первый выход сумматора-сдвигателя каждой тетрады подключен к первому входу дешифратора данной тетрады, второй выход сумматора-сдвигателя каждой тетрады подключен ко второму входу соответствующего дешифратора и к третьему входу дешифратора соседней младшей тетрады, первый, второй, третий, четвертый и пятый выходы дешифратора каждой тетрады, кроме тетрады единиц, подключены к первому, второму, третьему, четвертому и пятому входам сумматора сдвигателя младшей тетрады, первый вы- ход дешифратора тетрады единиц подключен ко входу элемента переноса, выход которого соединен с четвертым входом соответствующего дешифратора, второй и третий выходы дешифратора тетрады единиц подключены к первому и второму входу регистра результата, выход которого соединен с выходом устройства. | ru_RU |
dc.language.iso | ru | ru_RU |
dc.publisher | Государственный комитет СССР по делам изобретений и открытий | ru_RU |
dc.subject | патенты | ru_RU |
dc.subject | преобразователи | ru_RU |
dc.subject | дешифраторы | ru_RU |
dc.subject | сумматор-сдвигатели | ru_RU |
dc.title | Преобразователь двоичного кода в десятичный | ru_RU |
dc.title.alternative | Пат. 520583 СССР | ru_RU |
dc.type | Other | ru_RU |
Appears in Collections: | Изобретения
|