DC Field | Value | Language |
dc.contributor.author | Римский, Г. В. | - |
dc.contributor.author | Вишняков, В. А. | - |
dc.coverage.spatial | Москва | ru_RU |
dc.date.accessioned | 2022-12-30T07:03:39Z | - |
dc.date.available | 2022-12-30T07:03:39Z | - |
dc.date.issued | 1973 | - |
dc.identifier.citation | Преобразователь двоично-десятичного кода в двоичный : пат. 650072 СССР : МПК G 06f 7/38 / Г. В. Римский, В. А. Вишняков ; заявитель и патентообладатель Минский радиотехнический институт. – № a 1932603/18-24 ; заявл. 15.06.1973 ; опубл. 28.02.79. – 4 с. : ил. | ru_RU |
dc.identifier.uri | https://libeldoc.bsuir.by/handle/123456789/49637 | - |
dc.description.abstract | Цель изобретения в упрощение устройства и расширение его функциональных возможностей, заключающихся в возможности вычисления квадратного корня. Для достижения этой цели в устройство введены блок управления циклическим переносом и элементы задержки, причем первый, второй, третий и четвертый входы блока управления циклическим переносом соединены с первым выходом блока анализа множителя, пятым и шестым выходами блока управления и выходом циклического переноса сумматора, а первый и второй выходы соединены соответственно с входами (n-1)-го разряда сумматора и младшего разряда первого регистра, второй выход блока анализа множителя подключен к второму управляющему входу второго регистра, а третий, четвертый и пятый выходы через первый, второй и третий элементы задержки к третьему, четвертому и пятому управляющим входам второго регистра. | ru_RU |
dc.language.iso | ru | ru_RU |
dc.publisher | Государственный комитет СССР по делам изобретений и открытий | ru_RU |
dc.subject | патенты | ru_RU |
dc.subject | блоки управления | ru_RU |
dc.subject | регистры | ru_RU |
dc.title | Преобразователь двоично-десятичного кода в двоичный | ru_RU |
dc.title.alternative | Пат. 650072 СССР | - |
dc.type | Other | ru_RU |
Appears in Collections: | Изобретения
|