| DC Field | Value | Language |
|---|
| dc.contributor.author | Бибило, П. Н. | - |
| dc.contributor.author | Кардаш, С. Н. | - |
| dc.coverage.spatial | Минск | en_US |
| dc.date.accessioned | 2024-03-14T11:11:17Z | - |
| dc.date.available | 2024-03-14T11:11:17Z | - |
| dc.date.issued | 2024 | - |
| dc.identifier.citation | Бибило, П. Н. Реализация в FPGA разреженных матричных форм систем ДНФ булевых функций = Implementation in FPGA of sparse systems of disjunctive normal forms of boolean functions / П. Н. Бибило, С. Н. Кардаш // BIG DATA и анализ высокого уровня = BIG DATA and Advanced Analytics : сборник научных статей X Международной научно-практической конференции, Минск, 13 марта 2024 г. : в 2 ч. Ч. 1 / Белорусский государственный университет информатики и радиоэлектроники ; редкол.: В. А. Богуш [и др.]. – Минск, 2024. – С. 408–420. | en_US |
| dc.identifier.uri | https://libeldoc.bsuir.by/handle/123456789/54730 | - |
| dc.description.abstract | Рассматривается проблема выбора лучших методов и программ для схемной реализации
в FPGA разреженных систем ДНФ (дизъюнктивных нормальных форм) полностью определенных булевых
функций. Для матричных форм разреженных систем ДНФ троичная матрица, задающая элементарные
конъюнкции, содержит большую долю неопределенных значений, соответствующих в алгебраической
записи отсутствующим литералам булевых входных переменных, а булева матрица, задающая вхождения
конъюнкций в ДНФ функций, содержит большую долю нулевых значений. Для проектирования схем FPGA
показана эффективность комбинированного подхода, использующего сначала программы блочного
покрытия системы ДНФ с последующим применением программ минимизации многоуровневых
представлений блоков в виде булевых сетей, минимизированных на основе разложений Шеннона. | en_US |
| dc.language.iso | ru | en_US |
| dc.publisher | БГУИР | en_US |
| dc.subject | материалы конференций | en_US |
| dc.subject | информационные технологии | en_US |
| dc.subject | разложение Шеннона | en_US |
| dc.subject | синтез логических схем | en_US |
| dc.subject | FPGA | en_US |
| dc.subject | VHDL | en_US |
| dc.title | Реализация в FPGA разреженных матричных форм систем ДНФ булевых функций | en_US |
| dc.title.alternative | Implementation in FPGA of sparse systems of disjunctive normal forms of boolean functions | en_US |
| dc.type | Article | en_US |
| local.description.annotation | The problem of choosing the best methods and programs for circuit implementation as
part of FPGA sparse DNF systems of fully defined Boolean functions is considered. For matrix forms of
sparse DNF systems, the ternary matrix specifying elementary conjunctions contains a large proportion of
undefined values corresponding to missing literals of Boolean input variables, and the Boolean matrix
specifying the occurrences of conjunctions in DNF functions contains a large proportion of zero values.
For the FPGA circuits, the effectiveness of a combined approach is shown, which first uses block
coverage programs of the DNF system, followed by the use of programs to minimize multilevel block
representations in the form of Boolean networks minimized based on Shannon expansion. | en_US |
| Appears in Collections: | BIG DATA and Advanced Analytics = BIG DATA и анализ высокого уровня : сборник научных статей : в 2 ч. (2024)
|
