Skip navigation
Please use this identifier to cite or link to this item: https://libeldoc.bsuir.by/handle/123456789/6073
Full metadata record
DC FieldValueLanguage
dc.contributor.authorКачинский, М. В.-
dc.contributor.authorКлюс, В. Б.-
dc.contributor.authorСтанкевич, А. В.-
dc.date.accessioned2016-03-16T10:11:43Z-
dc.date.accessioned2017-07-19T11:17:44Z-
dc.date.available2016-03-16T10:11:43Z-
dc.date.available2017-07-19T11:17:44Z-
dc.date.issued2013-
dc.identifier.citationКачинский, М. В. Интерфейс обмена данными для аппаратных ускорителей выполнения операций шифрования/расшифрования на базе FPGA кластеров / М. В. Качинский, В. Б. Клюс, А. В. Станкевич // Технические средства защиты информации: Тезисы докладов XI Белорусско-российской научно-технической конференции, 5 – 6 июня 2013 г., Минск. - Минск: БГУИР, 2013. - С. 64.ru_RU
dc.identifier.urihttps://libeldoc.bsuir.by/handle/123456789/6073-
dc.language.isoruru_RU
dc.publisherБГУИРru_RU
dc.subjectматериалы конференцииru_RU
dc.subjectинтерфейс обмена даннымиru_RU
dc.subjectалгоритмы шифрованияru_RU
dc.titleИнтерфейс обмена данными для аппаратных ускорителей выполнения операций шифрования/расшифрования на базе FPGA кластеровru_RU
dc.typeArticleru_RU
Appears in Collections:ТСЗИ 2013

Files in This Item:
File Description SizeFormat 
Kachinskiy_Interfeys.PDF286.37 kBAdobe PDFView/Open
Show simple item record Google Scholar

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.