| DC Field | Value | Language |
|---|
| dc.contributor.author | Качинский, М. В. | - |
| dc.contributor.author | Станкевич, А. В. | - |
| dc.contributor.author | Шемаров, А. И. | - |
| dc.coverage.spatial | Минск | en_US |
| dc.date.accessioned | 2026-04-28T11:59:44Z | - |
| dc.date.available | 2026-04-28T11:59:44Z | - |
| dc.date.issued | 2026 | - |
| dc.identifier.citation | Качинский, М. В. Реализация на FPGA алгоритма шифрования СТБ 34.101.31 = FPGA implementation of the STB 34.101.31 encryption algorithm / М. В. Качинский, А. В. Станкевич, А. И. Шемаров // Технические средства защиты информации : материалы ХXIV Международной научно-технической конференции, Минск, 8 апреля 2026 года / Белорусский государственный университет информатики и радиоэлектроники [и др.] ; редкол.: О. В. Бойправ [и др.]. – Минск, 2026. – С. 195–198. | en_US |
| dc.identifier.uri | https://libeldoc.bsuir.by/handle/123456789/63454 | - |
| dc.description.abstract | В статье рассматривается реализация алгоритма шифрования блока СТБ 34.101.31 на базе программируемой логической интегральной схемы (ПЛИС) с архитектурой field-programmable gate array (FPGA), обладающая более высокой производительностью по сравнению с известными. Описываются архитектурные особенности. Приводится и производительности предлагаемой реализации с известными решениями. | en_US |
| dc.language.iso | ru | en_US |
| dc.publisher | БГУИР | en_US |
| dc.subject | материалы конференций | en_US |
| dc.subject | алгоритмы шифрования | en_US |
| dc.subject | блок данных | en_US |
| dc.subject | производительность | en_US |
| dc.subject | аппаратное обеспечение | en_US |
| dc.subject | безопасность информации | en_US |
| dc.title | Реализация на FPGA алгоритма шифрования СТБ 34.101.31 | en_US |
| dc.title.alternative | FPGA implementation of the STB 34.101.31 encryption algorithm | en_US |
| dc.type | Article | en_US |
| local.description.annotation | This article discusses an implementation of the STB 34.101.31 encryption algorithm based on a field-programmable gate array (FPGA) architecture, which offers higher performance than existing solutions. The architectural features of the implementation are described. A comparison of the hardware costs and performance of the proposed implementation with existing solutions is provided. | en_US |
| Appears in Collections: | ТСЗИ 2026
|
