| DC Field | Value | Language |
|---|
| dc.contributor.author | Сурвило, И. С. | - |
| dc.coverage.spatial | Минск | en_US |
| dc.date.accessioned | 2026-05-20T07:18:23Z | - |
| dc.date.available | 2026-05-20T07:18:23Z | - |
| dc.date.issued | 2026 | - |
| dc.identifier.citation | Сурвило, И. С. Особенности реализации нейросетей на платформах STM32/CORTEX-M для задач обнаружения закладных устройств импульсно-рефлекторным методом / И. С. Сурвило // Информационная безопасность : сборник материалов 62-й научной конференции аспирантов, магистрантов и студентов БГУИР, Минск, 13–17 апреля 2026 г. / Белорусский государственный университет информатики и радиоэлектроники ; редкол.: С. В. Дробот (гл. ред.) [и др.]. – Минск, 2026. – С. 122–124. | en_US |
| dc.identifier.uri | https://libeldoc.bsuir.by/handle/123456789/63758 | - |
| dc.description.abstract | В статье рассматривается применение нейросетевых технологий для обнаружения закладных устройств импульсно
рефлекторным методом. Особое внимание уделено реализации на микроконтроллерах STM32 в парадигме TinyML. Описаны
этапы разработки: сбор и разметка данных, выбор архитектуры нейросети (свёрточные, рекуррентные или временные сети),
квантование и обрезка моделей. Представлена конфигурация периферии (АЦП, таймер, DMA) для синхронизированного сбора
данных. Ключевыми инструментами выступают TensorFlow Lite for Microcontrollers, CMSIS-NN и STM32CubeAI. | en_US |
| dc.language.iso | ru | en_US |
| dc.publisher | БГУИР | en_US |
| dc.subject | материалы конференций | en_US |
| dc.subject | обнаружение закладных устройств | en_US |
| dc.subject | нейросетевые технологии | en_US |
| dc.subject | обработка временных рядов | en_US |
| dc.title | Особенности реализации нейросетей на платформах STM32/CORTEX-M для задач обнаружения закладных устройств импульсно-рефлекторным методом | en_US |
| Appears in Collections: | Информационная безопасность : материалы 62-й научной конференции аспирантов, магистрантов и студентов (2026)
|
