| DC Field | Value | Language |
|---|
| dc.contributor.author | Халиуллина, М. Н. | - |
| dc.contributor.author | Жуковский, А. Д. | - |
| dc.coverage.spatial | Минск | en_US |
| dc.date.accessioned | 2026-06-22T08:39:18Z | - |
| dc.date.available | 2026-06-22T08:39:18Z | - |
| dc.date.issued | 2026 | - |
| dc.identifier.citation | Халиуллина, М. Н. Сравнительный анализ архитектур логических и арифметических блоков микропроцессора / М. Н. Халиуллина, А. Д. Жуковский // Радиотехника и электроника : сборник материалов 62-й научной конференции аспирантов, магистрантов и студентов, Минск, 15–16 апреля 2026 г. / Белорусский государственный университет информатики и радиоэлектроники. – Минск, 2026. – С. 258–259. | en_US |
| dc.identifier.uri | https://libeldoc.bsuir.by/handle/123456789/64217 | - |
| dc.description.abstract | В работе выполнен сравнительный анализ архитектур арифметико-логических устройств (АЛУ) микропроцессоров. Рассмотрены принципы работы сумматоров, умножителей, устройств деления и логических блоков. Выявлены преимущества и недостатки сумматоров с ускоренным переносом, матричных сдвигателей, а также особенности реализации в CISC-, RISC- и VLIW архитектурах. Определены ключевые ограничения быстродействия. Показано, что RISC-архитектуры обеспечивают более высокую энергоэффективность за счёт упрощения блоков, тогда как CISC ориентированы на выполнение сложных инструкций. | en_US |
| dc.language.iso | ru | en_US |
| dc.publisher | БГУИР | en_US |
| dc.subject | материалы конференций | en_US |
| dc.subject | логические блоки | en_US |
| dc.subject | арифметические блоки | en_US |
| dc.subject | сравнительный анализ | en_US |
| dc.subject | микропроцессорные архитектуры | en_US |
| dc.subject | логические схемы | en_US |
| dc.title | Сравнительный анализ архитектур логических и арифметических блоков микропроцессора | en_US |
| Appears in Collections: | Радиотехника и электроника : материалы 62-й научной конференции аспирантов, магистрантов и студентов (2026)
|
