| DC Field | Value | Language |
|---|
| dc.contributor.author | Трубач, К. И. | - |
| dc.contributor.author | Иванюк, А. А. | - |
| dc.coverage.spatial | Минск | en_US |
| dc.date.accessioned | 2026-11-09T08:13:14Z | - |
| dc.date.available | 2026-11-09T08:13:14Z | - |
| dc.date.issued | 2026 | - |
| dc.identifier.citation | Трубач, К. И. Проектирование компактного реконфигурируемого PUF-контроллера = Architecture design of a compact reconfigurable PUF controller / К. И. Трубач, А. А. Иванюк // Компьютерное проектирование в электронике = Electronic Design Automation : сборник научных трудов Международной научно-практической конференции, Минск, 23 октября 2026 г. / Белорусский государственный университет информатики и радиоэлектроники ; редкол.: В. Р. Стемпицкий [и др.]. – Минск, 2026. – С. 107–110. | en_US |
| dc.identifier.uri | https://libeldoc.bsuir.by/handle/123456789/66129 | - |
| dc.description.abstract | Разработан реконфигурируемый блок АЛУ для PUF-контроллеров, обеспечивающих
генерацию случайных чисел и идентификацию устройств в IoT. Объединение общих вычислительных
примитивов (LFSR, XOR-деревья, мажоритирование) в едином тракте данных позволяет сократить
площадь на FPGA Artix-7 на 57% по сравнению с раздельной реализацией. При этом
микропрограммная перенастройка алгоритмов пред- и постобработки позволяет оперативно
адаптироваться к новым криптографическим требованиям без изменения схемотехники. | en_US |
| dc.language.iso | ru | en_US |
| dc.publisher | БГУИР | en_US |
| dc.subject | материалы конференций | en_US |
| dc.subject | физически неклонируемые функции | en_US |
| dc.subject | IoT | en_US |
| dc.subject | PUF-контроллеры | en_US |
| dc.title | Проектирование компактного реконфигурируемого PUF-контроллера | en_US |
| dc.title.alternative | Architecture design of a compact reconfigurable PUF controller | en_US |
| dc.type | Article | en_US |
| local.description.annotation | This paper presents a reconfigurable ALU for PUF controllers designed to provide random number
generation and device identification in IoT systems. By combining common computational primitives (LFSR,
XOR trees, and majority logic) into a unified data path, the proposed approach reduces the area overhead on
the Artix‑7 FPGA by 57% compared with a separate implementation of the same functions. Furthermore,
microprogrammable reconfiguration of pre‑ and post‑processing algorithms enables rapid adaptation to new
cryptographic requirements without hardware redesign. | en_US |
| Appears in Collections: | Компьютерное проектирование в электронике (2026)
|
