DC Field | Value | Language |
dc.contributor.author | Петровский, Н. А. | - |
dc.date.accessioned | 2015-02-11T13:52:48Z | |
dc.date.accessioned | 2017-07-19T08:27:05Z | - |
dc.date.available | 2015-02-11T13:52:48Z | |
dc.date.available | 2017-07-19T08:27:05Z | - |
dc.date.issued | 2012 | - |
dc.identifier.citation | Петровский, Н. А. Особенности FPGA реализации умножителя кватернионов на базе схемы 4D CORDIC / Н. А. Петровский // Информационные технологии и системы 2012 (ИТС 2012) : материалы международной научной конференции, БГУИР, Минск, Беларусь, 24 октября 2012 г. = Information Technologies and Systems 2012 (ITS 2012) : Proceeding of The International Conference, BSUIR, Minsk, 24th October 2012 / редкол. : Л. Ю. Шилин [и др.]. – Минск : БГУИР, 2012. – C. 198–199. | ru_RU |
dc.identifier.isbn | 978-985-488-926-9 | - |
dc.identifier.uri | https://libeldoc.bsuir.by/handle/123456789/3065 | - |
dc.description.abstract | Представлен модифицированный 4D CORDIC алгоритм для умножения кватернионов с
прореженными итерациями, которые представляют
собой умножение на вырожденные кватернионы
состоящие только из одной ненулевой мнимой части. По сравнению с известным CORDIC алгоритмом умножения кватернионов, предложенным Hisiao и Delosme, данный подход приводит к менее затратной схеме, которая состоит из мультиплексора и четырёх
двухвходовых сумматоров-сдвигателей вместо 4-
входовых сумматоров в прототипе. Модернизированный 4D CORDIC алгоритм имеет лучшую сходимость и меньший диапазон масштабирующего коэффициента. В докладе исследуется особенности FPGA реализации
умножителя кватернионов. | ru_RU |
dc.language.iso | ru | ru_RU |
dc.publisher | БГУИР | ru_RU |
dc.subject | материалы конференций | ru_RU |
dc.subject | умножитель кватернионов | ru_RU |
dc.subject | CORDIC алгоритм | ru_RU |
dc.subject | FPGA реализация | ru_RU |
dc.title | Особенности FPGA реализации умножителя кватернионов на базе схемы 4D CORDIC | ru_RU |
dc.type | Article | ru_RU |
Appears in Collections: | ИТС 2012
|