Skip navigation
Please use this identifier to cite or link to this item: https://libeldoc.bsuir.by/handle/123456789/31026
Title: Алгоритм численного моделирования оптической литографии и его применение для верификации топологий интегральных схем микродисплеев
Other Titles: A numeric algorithm of optical lithography modeling and its application for lcos layout physical verification
Authors: Кухаренко, С. Н.
Волк, С. В.
Заяц, А. М.
Смирнов, А. Г.
Keywords: доклады БГУИР;численное моделирование;изготовление СБИС;оптическая литография;верификация топологий
Issue Date: 2006
Publisher: БГУИР
Citation: Алгоритм численного моделирования оптической литографии и его применение для верификации топологий интегральных схем микродисплеев = A numeric algorithm of optical lithography modeling and its application for lcos layout physical verification / С. Н. Кухаренко [и др.] // Доклады БГУИР. - 2006. – № 2 (14). – С. 103–108.
Abstract: Представлен алгоритм численного моделирования процесса литографии, применяющегося при производстве интегральных схем (ИС) микродисплеев. Он основан на использовании метода интегрирования по источнику для вычисления изображения, получающегося на подложке. Затем описан метод верификации топологий, использующий результаты такого численного моделирования. Предложенный метод верификации учитывает отклонения контуров изготовленных элементов от контуров, предсказанных моделью вследствие колебания параметров литографии, что позволяет значительно повысить качество верификации.
Alternative abstract: An advanced approach to LCOS IC layout verification is presented. It is based on involving of results of optical lithography computational models into a verification process. The first section describes an algorithm for numerical modeling of optical lithography that uses a source integration method for computation of an aerial image. The second section dwells on an application of this algorithm for layout physical verification. A proposed physical verification method uses modeled contours of manufactured elements to check whether a given layout will be manufacturable. The proposed verification method also considers deviations of manufactured contours from their modeled shapes due to variation of manufacturing parameters to further improve verification quality. At the same time, the method is conservative in use of a time-consuming lithographical modeling.
URI: https://libeldoc.bsuir.by/handle/123456789/31026
Appears in Collections:№2 (14)

Files in This Item:
File Description SizeFormat 
Koukharenko_A.pdf550.09 kBAdobe PDFView/Open
Show full item record Google Scholar

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.