| DC Field | Value | Language |
|---|
| dc.contributor.author | Алексеев, В. Ф. | - |
| dc.contributor.author | Пискун, Г. А. | - |
| dc.contributor.author | Лисовский, А. А. | - |
| dc.contributor.author | Константинов, А. А. | - |
| dc.date.accessioned | 2019-01-21T08:03:41Z | - |
| dc.date.available | 2019-01-21T08:03:41Z | - |
| dc.date.issued | 2018 | - |
| dc.identifier.citation | Модели прогнозирования надежности интегральных схем с учетом воздействия электростатического разряда / В.Ф. Алексеев [и др.] // Slovak international scientific journal. – 2018. – Vol. 1, N 24. – Pp. 47–62. | ru_RU |
| dc.identifier.uri | https://libeldoc.bsuir.by/handle/123456789/34247 | - |
| dc.description.abstract | Рассмотрены модели прогнозирования надежности интегральных схем с учетом воздействия электростатического разряда. Показано, что отказы интегральных схем, вызванные воздействием ЭСР, представляют собой события, не связанные внутренними механизмами отказов, так как они являются результатом воздействия приложенного внешнего напряжения (или тока). Рассмотрены модели прогнозирования эксплуатационной интенсивности отказов интегральных схем. Построены графические зависимости сравнения эксплуатационной интенсивности отказов микросхем. | ru_RU |
| dc.language.iso | ru | ru_RU |
| dc.publisher | Bratislava | ru_RU |
| dc.subject | публикации ученых | ru_RU |
| dc.subject | интегральная схема | ru_RU |
| dc.subject | микроконтроллер | ru_RU |
| dc.subject | электростатический разряд | ru_RU |
| dc.subject | integrated circuit | ru_RU |
| dc.subject | microcontroller | ru_RU |
| dc.subject | electrostatic discharge | ru_RU |
| dc.subject | failure of integrated circuits | ru_RU |
| dc.title | Модели прогнозирования надежности интегральных схем с учетом воздействия электростатического разряда | ru_RU |
| dc.title.alternative | Models for predicting the reliability of integral schemes taking into account the impact of electrostatic discharge | ru_RU |
| dc.type | Статья | ru_RU |
| local.description.annotation | The models for predicting the reliability of integrated circuits with regard to the effects of electrostatic discharge are considered. It is shown that failures of integrated circuits caused by the action of ESD are events that are not connected by internal mechanisms of failures, since they are the result of the impact of an applied external voltage (or current). The models for predicting the operational failure rate of integrated circuits are considered. Graphic dependencies are built comparing the operational failure rate of microcircuits. | - |
| Appears in Collections: | Публикации в зарубежных изданиях
|
