Skip navigation
Please use this identifier to cite or link to this item: https://libeldoc.bsuir.by/handle/123456789/37284
Full metadata record
DC FieldValueLanguage
dc.contributor.authorКириенко, Н. А.-
dc.date.accessioned2019-11-16T07:04:51Z-
dc.date.available2019-11-16T07:04:51Z-
dc.date.issued2019-
dc.identifier.citationКириенко, Н. А. Устранение иерархии транзисторных описаний логических схем / Кириенко Н. А. // Информационные технологии и системы 2019 (ИТС 2019) = Information Teсhnologies and Systems 2019 (ITS 2019) : материалы международной научной конференции, Минск, 30 октября 2019 г. / Белорусский государственный университет информатики и радиоэлектроники; редкол. : Л. Ю. Шилин [и др.]. – Минск, 2019. – С. 142 – 143.ru_RU
dc.identifier.urihttps://libeldoc.bsuir.by/handle/123456789/37284-
dc.description.abstractРассматривается задача преобразования иерархических структурных описаний транзисторных схем в одноуровневые описания. Представлены форматы описаний транзисторных схем, алгоритм преобразования форматов. Алгоритм положен в основу процедуры, функционирующей в экспериментальной системе логического проектирования.ru_RU
dc.language.isoruru_RU
dc.publisherБГУИРru_RU
dc.subjectматериалы конференцийru_RU
dc.subjectтранзисторные схемыru_RU
dc.subjectсистема логического проектированияru_RU
dc.titleУстранение иерархии транзисторных описаний логических схемru_RU
dc.typeСтатьяru_RU
Appears in Collections:ИТС 2019

Files in This Item:
File Description SizeFormat 
Kiriyenko_Ustraneniye.pdf317.5 kBAdobe PDFView/Open
Show simple item record Google Scholar

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.