Аппаратная реализация алгоритмов декомпозиции булевых функций

Abstract

Проектирование вычислительных и управляющих дискретных устройств тесно связано с решением разнообразных логико-комбинаторных задач, возникающих на разных этапах проектирования. К этим задачам относятся разработка и верификация алгоритмов логического управления, обеспечение их корректности и реализация на автоматном уровне, а также многие другие задачи, в частности – синтез логических схем, зачастую основанный на декомпозиции булевых функций. В настоящее время интерес к декомпозиции возрастает в связи с широким распространением программируемых логических интегральных схем (ПЛИС) типа FPGA (Field-Programmable Gate Array), основу которых составляют матрицы программируемых логических элементов, каждый из которых способен реализовать любую булеву функцию из ограниченного числа элементов.