https://libeldoc.bsuir.by/handle/123456789/42762
Title: | Устройство норменной коррекции двойных ошибок |
Other Titles: | Пат. 6062 U Респ. Беларусь |
Authors: | Конопелько, В. К. Смолякова, О. Г. Аль-Алем Ахмед Саид |
Keywords: | патенты;норменная коррекция;двойные ошибки;декодирование |
Issue Date: | 2010 |
Publisher: | Национальный центр интеллектуальной собственности |
Citation: | Устройство норменной коррекции двойных ошибок : пат. 6062 U Респ. Беларусь : МПК (2009) H 04L 1/00 / Конопелько В. К., Смолякова О. Г., Аль-Алем Ахмед Саид ; заявитель и патентообладатель УО Белорусский государственный университет информатики и радиоэлектроники. – № u 20090380 ; заявл. 11.05.2009 ; опубл. 30.04.2010. – 6 с. : ил. |
Abstract: | Устройство норменной коррекции двойных ошибок, содержащее блок вычисления синдрома, выход которого является входом блока вычисления нормы, выход которого является входом устройства, отличающееся тем, что в устройство введены: регистр циклического сдвига, генератор тактов, два триггера, счетчик сдвигов, селектор образующих норм, циклотомических классов, логический элемент ИЛИ, два постоянных запоминающих устройства ПЗУ1-ПЗУ2, блок вычисления сдвига, блок определения вектора ошибки, причем один из выходов блока вычисления нормы соединен со входом регистра циклического сдвига, а второй - со входом блока вычисления сдвига, выход генератора тактов соединен со входами двух триггеров, выход первого их которых соединен с блоком определения вектора ошибки, а второго - со счетчиком сдвигов, селектором норм образующих циклотомических классов и регистром циклического сдвига, выход которого соединен со входом селектора образующих норм циклотомических классов, выходы которого подаются на блоки ПЗУ1, ПЗУ2 и логический элемент ИЛИ, выход которого соединен с разрешающим входом первого триггера, с запрещающим входом второго триггера и со счетчиком сдвигов, выход которого подается на соответствующие входы блоков ПЗУ1, ПЗУ2, выход ПЗУ1 соединен со входом блока вычисления сдвига, выход которого соединен со входом блока определения вектора ошибки, с другим входом которого соединен выход блока ПЗУ2, один из выходов блока определения ошибки соединен с запрещающим входом первого триггера, а второй является выходом устройства. |
URI: | https://libeldoc.bsuir.by/handle/123456789/42762 |
Appears in Collections: | Полезные модели |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.