Skip navigation
Please use this identifier to cite or link to this item: https://libeldoc.bsuir.by/handle/123456789/44162
Title: Процессор SHA-3 на базе FPGA
Authors: Ероховец, В. А.
Keywords: материалы конференций;алгоритм SHA-3;цифровые системы
Issue Date: 2021
Publisher: БГУИР
Citation: Ероховец, В. А. Процессор SHA-3 на базе FPGA / В. А. Ероховец // Компьютерные системы и сети: 57-я научная конференция аспирантов, магистрантов и студентов, Минск, 19-23 апреля 2021 г. : сборник тезисов докладов / Белорусский государственный университет информатики и радиоэлектроники. – Минск, 2021. – С. 12–13.
Abstract: Современные цифровые системы используют алгоритмы хеширования для обеспечения конфиденциальности личных данных своих пользователей. Вместе с тем, бурный рост производительности вычислительной техники ставит под сомнение безопасность алгоритмов, разработанных 10-15 лет назад. В качестве примера можно рассмотреть криптоалгоритм SHA-2, который широко использовался ранее, а сейчас заменён на современный, более надежный алгоритм SHA-3.
URI: https://libeldoc.bsuir.by/handle/123456789/44162
Appears in Collections:Компьютерные системы и сети : материалы 57-й научной конференции аспирантов, магистрантов и студентов : сборник тезисов докладов (2021)

Files in This Item:
File Description SizeFormat 
Erokhovets_Protsessor.pdf163.16 kBAdobe PDFView/Open
Show full item record Google Scholar

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.