| Поле DC | Значение | Язык |
|---|
| dc.contributor.author | Шамына, А. Ю. | - |
| dc.coverage.spatial | Минск | - |
| dc.date.accessioned | 2022-09-28T11:02:00Z | - |
| dc.date.available | 2022-09-28T11:02:00Z | - |
| dc.date.issued | 2022 | - |
| dc.identifier.citation | Шамына, А. Ю. Конфигурация симметричных путей физически неклонируемой функции типа арбитр на FPGA = Configuration of symmetric paths of arbiter physically unclonable function on FPGA / Шамына А. Ю. // Компьютерные системы и сети : сборник статей 58-й научной конференции аспирантов, магистрантов и студентов, Минск, 18–22 апреля 2022 г. / Белорусский государственный университет информатики и радиоэлектроники. – Минск, 2022. – С. 300–304. | ru_RU |
| dc.identifier.uri | https://libeldoc.bsuir.by/handle/123456789/48236 | - |
| dc.description.abstract | В работе рассматривается синтез симметричных путей физически неклонируемой функции типа арбитр,
построенной на базе звеньев, каждое из которых функционально представляет собой два повторителя, которые реализованы на основе компонентов LUT6 одного slice-блока FPGA. Описывается способ устранения асимметрии межсоединений на основе управляемых линий задержки. Рассчитаны временные характеристики симметричных путей предложенной структуры для нескольких конфигураций. | ru_RU |
| dc.language.iso | ru | ru_RU |
| dc.publisher | БГУИР | ru_RU |
| dc.subject | материалы конференций | ru_RU |
| dc.subject | физически неклонируемые функции | ru_RU |
| dc.subject | прототипирование | ru_RU |
| dc.subject | схемотехника | ru_RU |
| dc.subject | physical unclonable functions | ru_RU |
| dc.subject | circuitry | ru_RU |
| dc.subject | prototyping | ru_RU |
| dc.title | Конфигурация симметричных путей физически неклонируемой функции типа арбитр на FPGA | ru_RU |
| dc.title.alternative | Configuration of symmetric paths of arbiter physically unclonable function on FPGA | ru_RU |
| dc.type | Article | ru_RU |
| local.description.annotation | The paper considers the synthesis of symmetrical paths of a physically non-cloneable function of the arbiter type, built on the basis of links, each of which functionally represents two repeaters, which are implemented on the basis of the LUT6 components of one FPGA slice block. A method for eliminating the asymmetry of interconnections based on controlled delay lines is described. The time characteristics of the symmetrical paths of the proposed structure are calculated for several configurations. | - |
| Располагается в коллекциях: | Компьютерные системы и сети : материалы 58-й научной конференции аспирантов, магистрантов и студентов : сборник статей (2022)
|
