Skip navigation
Пожалуйста, используйте этот идентификатор, чтобы цитировать или ссылаться на этот ресурс: https://libeldoc.bsuir.by/handle/123456789/48236
Полная запись метаданных
Поле DCЗначениеЯзык
dc.contributor.authorШамына, А. Ю.-
dc.coverage.spatialМинск-
dc.date.accessioned2022-09-28T11:02:00Z-
dc.date.available2022-09-28T11:02:00Z-
dc.date.issued2022-
dc.identifier.citationШамына, А. Ю. Конфигурация симметричных путей физически неклонируемой функции типа арбитр на FPGA = Configuration of symmetric paths of arbiter physically unclonable function on FPGA / Шамына А. Ю. // Компьютерные системы и сети : сборник статей 58-й научной конференции аспирантов, магистрантов и студентов, Минск, 18–22 апреля 2022 г. / Белорусский государственный университет информатики и радиоэлектроники. – Минск, 2022. – С. 300–304.ru_RU
dc.identifier.urihttps://libeldoc.bsuir.by/handle/123456789/48236-
dc.description.abstractВ работе рассматривается синтез симметричных путей физически неклонируемой функции типа арбитр, построенной на базе звеньев, каждое из которых функционально представляет собой два повторителя, которые реализованы на основе компонентов LUT6 одного slice-блока FPGA. Описывается способ устранения асимметрии межсоединений на основе управляемых линий задержки. Рассчитаны временные характеристики симметричных путей предложенной структуры для нескольких конфигураций.ru_RU
dc.language.isoruru_RU
dc.publisherБГУИРru_RU
dc.subjectматериалы конференцийru_RU
dc.subjectфизически неклонируемые функцииru_RU
dc.subjectпрототипированиеru_RU
dc.subjectсхемотехникаru_RU
dc.subjectphysical unclonable functionsru_RU
dc.subjectcircuitryru_RU
dc.subjectprototypingru_RU
dc.titleКонфигурация симметричных путей физически неклонируемой функции типа арбитр на FPGAru_RU
dc.title.alternativeConfiguration of symmetric paths of arbiter physically unclonable function on FPGAru_RU
dc.typeArticleru_RU
local.description.annotationThe paper considers the synthesis of symmetrical paths of a physically non-cloneable function of the arbiter type, built on the basis of links, each of which functionally represents two repeaters, which are implemented on the basis of the LUT6 components of one FPGA slice block. A method for eliminating the asymmetry of interconnections based on controlled delay lines is described. The time characteristics of the symmetrical paths of the proposed structure are calculated for several configurations.-
Располагается в коллекциях:Компьютерные системы и сети : материалы 58-й научной конференции аспирантов, магистрантов и студентов : сборник статей (2022)

Файлы этого ресурса:
Файл Описание РазмерФормат 
Shamyna_Konfiguratsiya.pdf698.11 kBAdobe PDFОткрыть
Показать базовое описание ресурса Просмотр статистики Google Scholar

Все ресурсы в архиве электронных ресурсов защищены авторским правом, все права сохранены.