https://libeldoc.bsuir.by/handle/123456789/58287
Title: | Конфигурируемый кольцевой осциллятор с управляемыми межсоединениями |
Other Titles: | Configurable ring oscillator with controlled interconnections |
Authors: | Иванюк, А. А. Ярмолик, В. Н. |
Keywords: | публикации ученых;физически неклонируемые функции;кольцевой осциллятор;межсоединения |
Issue Date: | 2024 |
Publisher: | Национальный исследовательский ядерный университет МИФИ |
Citation: | Иванюк, А. А. Конфигурируемый кольцевой осциллятор с управляемыми межсоединенями = Configurable ring oscillator with controlled interconnections / А. А.Иванюк, В. Н. Ярмолик // Безопасность информационных технологий. – 2024. –Т. 31, № 2. – С. 121–133. |
Abstract: | Рассматриваются схемотехнические решения для реализации физически неклонируемых функций (ФНФ) кольцевого осциллятора (КО) для целей идентификации цифровых устройств, генерирования криптографических ключей и последовательностей случайных чисел. Эффективность применения конфигурируемых КО (ККО) в схемах ФНФ, заключается не только в сокращении аппаратных затрат на реализацию традиционных ФНФ КО, но и в обеспечении генерирования выходных сигналов с близкими по значению уникальными частотами при реализации на ПЛИС типа FPGA. В статье предлагается модификация базовой схемы ФНФ ККО, основанной на использовании элементов XOR2, выполняющих роль элементов управляемой задержки, для которой, в отличие от базовой схемы, возможно применение полного множества запросов. Показано, что задержка зависит не только от значения запроса, но и от конфигурации межсоединений структурных элементов схемы ККО. Предлагается временная модель модифицированной ФНФ ККО, позволяющая аналитически доказать влияние межсоединений на частоту вырабатываемого сигнала, которое было экспериментально подтверждено с использованием FPGA Xilinx серии Zynq-7000. На основе этого результата предложена новая структура ФНФ ККО с управляемыми межсоединениями. |
Alternative abstract: | Circuit solutions for physically unclonable functions (PUF) of a ring oscillator (RO) implementation for the purposes of digital devices identification, cryptographic keys and random numbers generation are considered. The effectiveness using configurable ROs (CROs) in PUF circuits is based not only on reducing of the hardware overhead of traditional RO PUFs, but also on the generation of output signals with unique frequencies, close in value in a case of the FPGA implementation. The proposed modification of the basic scheme of the CRO PUF, based on the XOR2 logic gates as controlled delay elements, allows to use a full set of input challenges instead of the basic scheme. It is shown that the delay value depends not only on the challenge, but also on the interconnect configuration of the structural elements of the CRO circuit. A time model of the modified CRO PUF is proposed, which analytically proves the influence of interconnects on the frequency of the generated signal, which was experimentally confirmed using the Xilinx Zynq-7000 FPGA. Based on this result, a new structure of PUF CRO with controlled interconnections is proposed. |
URI: | https://libeldoc.bsuir.by/handle/123456789/58287 |
DOI: | http://dx.doi.org/10.26583/bit.2024.2.08 |
Appears in Collections: | Публикации в зарубежных изданиях |
File | Description | Size | Format | |
---|---|---|---|---|
YArmolik_Konfiguriruemyj.pdf | 714.96 kB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.