| DC Field | Value | Language |
|---|
| dc.contributor.author | Черемисинова, Л. Д. | - |
| dc.coverage.spatial | Минск | en_US |
| dc.date.accessioned | 2026-05-07T06:07:26Z | - |
| dc.date.available | 2026-05-07T06:07:26Z | - |
| dc.date.issued | 2026 | - |
| dc.identifier.citation | Черемисинова, Л. Д. Оптимизация двухуровневых представлений логических схем с учетом энергопотребления = Low power driven optimization of two-level representations of logical circuits / Л. Д. Черемисинова // Big Data и анализ высокого уровня = Big Data and Advanced Analytics : сборник научных статей XII Международной научно-практической конференции, Республика Беларусь, Минск, 23 апреля 2026 года : в 2 ч. Ч. 2 / Белорусский государственный университет информатики и радиоэлектроники [и др.] ; редкол.: В. А. Богуш [и др.]. – Минск, 2026. – С. 271–278. | en_US |
| dc.identifier.uri | https://libeldoc.bsuir.by/handle/123456789/63592 | - |
| dc.description.abstract | Рассматривается проблема оптимизации двухуровневых логических И-ИЛИ
представлений логических схем по критерию энергопотребления. Приводятся оценки энергопотребления,
использование которых в процессе логического проектирования схем позволяет снизить энергопотребление
при их реализации на кристалле КМОП СБИС. Предлагаются модификации известных методов минимизации
булевых функций в классе дизъюнктивных нормальных форм путем добавления в них эвристик,
направляющих процесс минимизации к получению представлений, реализуемых схемами с меньшим
энергопотреблением. | en_US |
| dc.language.iso | ru | en_US |
| dc.publisher | БГУИР | en_US |
| dc.subject | материалы конференций | en_US |
| dc.subject | Big Data | en_US |
| dc.subject | информационные системы | en_US |
| dc.subject | логический синтез | en_US |
| dc.subject | КМОП СБИС | en_US |
| dc.subject | рассеивание мощности | en_US |
| dc.subject | минимизация булевых функций | en_US |
| dc.title | Оптимизация двухуровневых представлений логических схем с учетом энергопотребления | en_US |
| dc.title.alternative | Low power driven optimization of two-level representations of logical circuits | en_US |
| dc.type | Article | en_US |
| local.description.annotation | The paper examines the problem of optimizing two-level AND-OR logic representations of logic
circuits based on power consumption criterion. Power consumption estimates are presented, the use of which in the
logic design process allows to reduce the power consumption of their implementation on a CMOS VLSI chip.
Modifications to existing methods for minimizing Boolean functions in the class of disjunctive normal forms are
proposed by adding heuristics that guide the minimization process toward obtaining representations implemented by
circuits with lower power consumption. | en_US |
| Appears in Collections: | BIG DATA and Advanced Analytics = BIG DATA и анализ высокого уровня : сборник научных статей : в 2 ч. (2026)
|
