Skip navigation
Please use this identifier to cite or link to this item: https://libeldoc.bsuir.by/handle/123456789/66068
Full metadata record
DC FieldValueLanguage
dc.contributor.authorКорсак, К. В.-
dc.contributor.authorНовиков, Ф. П.-
dc.coverage.spatialМинскen_US
dc.date.accessioned2026-11-04T07:31:22Z-
dc.date.available2026-11-04T07:31:22Z-
dc.date.issued2026-
dc.identifier.citationКорсак, К. В. Подходы к многоуровневому компьютерному проектированию транзисторов с круговым затвором с high-k диэлектриками = Approaches to multi-level computer-aided design of gate-all-around transistors with high-k dielectrics / К. В. Корсак, Ф. П. Новиков // Компьютерное проектирование в электронике = Electronic Design Automation : сборник научных трудов Международной научно-практической конференции, Минск, 23 октября 2026 г. / Белорусский государственный университет информатики и радиоэлектроники ; редкол.: В. Р. Стемпицкий [и др.]. – Минск, 2026. – С. 153–155.en_US
dc.identifier.urihttps://libeldoc.bsuir.by/handle/123456789/66068-
dc.description.abstractрассмотрены подходы к многоуровневому компьютерному проектированию транзисторов с круговым затвором, содержащих подзатворный диэлектрик с высокой относительной диэлектрической проницаемостью (high-k). Описаны задачи технологического, приборного и схемотехнического уровней моделирования. Определены особенности, обусловленные геометрией канала, свойствами high-k и паразитными параметрами структуры.en_US
dc.language.isoruen_US
dc.publisherБГУИРen_US
dc.subjectматериалы конференцийen_US
dc.subjecthigh-k диэлектрикиen_US
dc.subjectкомпьютерное проектированиеen_US
dc.subjectприборное моделированиеen_US
dc.titleПодходы к многоуровневому компьютерному проектированию транзисторов с круговым затвором с high-k диэлектрикамиen_US
dc.title.alternativeApproaches to multi-level computer-aided design of gate-all-around transistors with high-k dielectricsen_US
dc.typeArticleen_US
local.description.annotationapproaches to multi-level computer-aided design of gate-all-around transistors with high-permittivity (high-k) gate dielectric are considered. Process-level, device-level, and circuit-level modeling tasks are described. Features related to channel geometry, high-k stack properties, and parasitic parameters are identified. The design flow is closed by a DTCO feedback loop.en_US
Appears in Collections:Компьютерное проектирование в электронике (2026)

Files in This Item:
File Description SizeFormat 
Korsak_Podhody.pdf231.78 kBAdobe PDFView/Open
Show simple item record Google Scholar

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.