Быстрое прототипирование динамически реконфигурируемых поточных процессоров пакетного дискретного вейвлет преобразования: отчет о НИР (заключ.)

Abstract

При выполнении НИР была предложена оригинальная архитектура динамически реконфигурируемого процессора ПДВП, особенностью которой является высокое быстродействие за счет использования поточной архитектуры на лестничных структурах, что при фреймовой обработке данных обеспечивает хороший запас по времени на субполосную обработку. Разработан метод быстрого прототипирования динамически реконфигурируемых процессоров ПДВП по заданной спецификации приложения. Написана библиотека для расчета и моделирования работы алгоритма на фиксированной запятой переменного формата, а также реализовано параметризированное VHDL-описание цифровых блоков процессора.