| DC Field | Value | Language |
|---|
| dc.contributor.author | Чернышев, В. С. | - |
| dc.date.accessioned | 2017-06-09T08:56:58Z | - |
| dc.date.accessioned | 2017-07-17T12:16:32Z | - |
| dc.date.available | 2017-06-09T08:56:58Z | - |
| dc.date.available | 2017-07-17T12:16:32Z | - |
| dc.date.issued | 2017 | - |
| dc.identifier.citation | Чернышев, В. С. Процессор целочисленного дискретного косинусного преобразования на основе распределённой арифметики на сумматорах / В. С. Чернышев // Компьютерные системы и сети: материалы 53-й научной конференции аспирантов, магистрантов и студентов, Минск, 2–6 мая 2017 г. / Белорусский государственный университет информатики и радиоэлектроники. – Минск, 2017. – С. 249–250. | ru_RU |
| dc.identifier.uri | https://libeldoc.bsuir.by/handle/123456789/13233 | - |
| dc.description.abstract | В рамках данной работы было разработано VHDL-описание процессора целочисленного дискретного
косинусного преобразования (ДКП) на распределенной арифметике на сумматорах. Процессор предназначен
для расчѐта ДКП входных из 8 слов, представленных восьмою битами в беззнаковой арифметике. | ru_RU |
| dc.language.iso | ru | ru_RU |
| dc.publisher | БГУИР | ru_RU |
| dc.subject | материалы конференций | ru_RU |
| dc.subject | распределенная арифметика | ru_RU |
| dc.subject | косинусное преобразование | ru_RU |
| dc.title | Процессор целочисленного дискретного косинусного преобразования на основе распределённой арифметики на сумматорах | ru_RU |
| dc.type | Article | ru_RU |
| Appears in Collections: | Компьютерные системы и сети : материалы 53-й научной конференции аспирантов, магистрантов и студентов (2017)
|
