https://libeldoc.bsuir.by/handle/123456789/248| Title: | Конвейерный процессор алгоритма хэширования MD5 на базе FPGA |
| Authors: | Герасимович, В. Ю. Качинский, М. В. Станкевич, А. В. |
| Keywords: | алгоритм хэширования MD5;специализированный процессор;FPGA;материалы конференций |
| Issue Date: | 2014 |
| Publisher: | БГУИР |
| Citation: | Герасимович, В. Ю. Конвейерный процессор алгоритма хэширования MD5 на базе FPGA / В. Ю. Герасимович, М. В. Качинский, А. В. Станкевич // Международная научно-техническая конференция, приуроченная к 50-летию МРТИ-БГУИР : материалы конференции, Минск, 18–19 марта 2014 г. : в 2 ч. / Белорусский государственный университет информатики и радиоэлектроники ; редкол.: А. Н. Осипов [и др.]. – Минск, 2014. – Ч. 1. – C. 280–281. |
| Abstract: | Рассматривается аппаратная реализация алгоритма хэширования MD5 на базе FPGA для приложений, требующих высокой производительности. |
| URI: | https://libeldoc.bsuir.by/handle/123456789/248 |
| ISBN: | 978-985-543-037-8 |
| Appears in Collections: | Секция «Проектирование и реализация систем обработки сигналов» |
| File | Description | Size | Format | |
|---|---|---|---|---|
| конвейерный.pdf | 364.26 kB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.