Skip navigation
Please use this identifier to cite or link to this item: https://libeldoc.bsuir.by/handle/123456789/248
Title: Конвейерный процессор алгоритма хэширования MD5 на базе FPGA
Authors: Герасимович, В. Ю.
Качинский, М. В.
Станкевич, А. В.
Keywords: алгоритм хэширования MD5;специализированный процессор;FPGA;материалы конференций
Issue Date: 2014
Publisher: БГУИР
Citation: Герасимович, В. Ю. Конвейерный процессор алгоритма хэширования MD5 на базе FPGA. // Международная научно-техническая конференция, приуроченная к 50-летию МРТИ-БГУИР ( Минск, 18-19 марта 2014 года) : Материалы конф. В 2 ч. Ч 1. - Минск, 2014. - С 280-281.
Abstract: Рассматривается аппаратная реализация алгоритма хэширования MD5 на базе FPGA для приложений, требующих высокой производительности.
URI: https://libeldoc.bsuir.by/handle/123456789/248
ISBN: 978-985-543-037-8
Appears in Collections:Секция «Проектирование и реализация систем обработки сигналов»

Files in This Item:
File Description SizeFormat 
конвейерный.pdf364.26 kBAdobe PDFView/Open
Show full item record


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.