| DC Field | Value | Language |
|---|
| dc.contributor.author | Щепанский, В. Е. | - |
| dc.date.accessioned | 2018-06-11T08:35:01Z | - |
| dc.date.available | 2018-06-11T08:35:01Z | - |
| dc.date.issued | 2018 | - |
| dc.identifier.citation | Щепанский, В. Е. Верификация VHDL-моделей конечных автоматов / В. Е. Щепанский // Компьютерные системы и сети: материалы 54-й научной конференции аспирантов, магистрантов и студентов, Минск, 23 – 27 апреля 2018 г. / Белорусский государственный университет информатики и радиоэлектроники. – Минск, 2018. – С. 255 - 256. | ru_RU |
| dc.identifier.uri | https://libeldoc.bsuir.by/handle/123456789/31875 | - |
| dc.language.iso | ru | ru_RU |
| dc.publisher | БГУИР | ru_RU |
| dc.subject | материалы конференций | ru_RU |
| dc.subject | цифровая аппаратура | ru_RU |
| dc.subject | VHDL-модели | ru_RU |
| dc.subject | конечные автоматы | ru_RU |
| dc.title | Верификация VHDL-моделей конечных автоматов | ru_RU |
| dc.type | Статья | ru_RU |
| Appears in Collections: | Компьютерные системы и сети : материалы 54-й научной конференции аспирантов, магистрантов и студентов (2018)
|
