https://libeldoc.bsuir.by/handle/123456789/31875| Title: | Верификация VHDL-моделей конечных автоматов |
| Authors: | Щепанский, В. Е. |
| Keywords: | материалы конференций;цифровая аппаратура;VHDL-модели;конечные автоматы |
| Issue Date: | 2018 |
| Publisher: | БГУИР |
| Citation: | Щепанский, В. Е. Верификация VHDL-моделей конечных автоматов / В. Е. Щепанский // Компьютерные системы и сети: материалы 54-й научной конференции аспирантов, магистрантов и студентов, Минск, 23 – 27 апреля 2018 г. / Белорусский государственный университет информатики и радиоэлектроники. – Минск, 2018. – С. 255 - 256. |
| URI: | https://libeldoc.bsuir.by/handle/123456789/31875 |
| Appears in Collections: | Компьютерные системы и сети : материалы 54-й научной конференции аспирантов, магистрантов и студентов (2018) |
| File | Description | Size | Format | |
|---|---|---|---|---|
| Shchepanskiy_Verifikatsiya.pdf | 354.05 kB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.